logo

您所在位置网站首页 > 海量文档  > 教育文化 > 教育文化

阶段性考核之一——组作合逻辑电路设计实验.doc 11页

本文档一共被下载: ,您可全文免费在线阅读后下载本文档。

  • 支付并下载
  • 收藏该文档
  • 百度一下本文档
  • 修改文档简介
全屏预览

下载提示

1.本站不保证该用户上传的文档完整性,不预览、不比对内容而直接下载产生的反悔问题本站不予受理。
2.该文档所得收入(下载+内容+预览三)归上传者、原创者。
3.登录后可充值,立即自动返金币,充值渠道很便利
特别说明: 下载前务必先预览,自己验证一下是不是你要下载的文档。
  • 上传作者 181****7126(上传创作收益人)
  • 发布时间:2018-12-20
  • 需要金币80(10金币=人民币1元)
  • 浏览人气
  • 下载次数
  • 收藏次数
  • 文件大小:514.51 KB
下载过该文档的会员
阶段性考核之一——组作合逻辑电路设计实验
你可能关注的文档:
阶段性考核之一:【平时成绩10分】 组合逻辑部分设计型实验报告 实验题目 设计一个实现两个一位二进制数相加的全加器电路 学生姓名 邹运 班 级 电技122 学 号 2012301030230 任课教师 邢晓敏 实验成绩 完成时间 2013-11-30 实验题目 设计一个实现两个一位二进制数相加的全加器电路 实验目的 本次实验要求学生用多种方案分别设计一个实现两个一位二进制数相加的全加器电路。其目的在于: 使学生深入理解分立元件构成的组合逻辑电路设计过程; 通过实验手段,使学生加深对典型集成中规模组合逻辑电路——译码器和数据选择器实现逻辑函数这一知识点的理解。 时初步锻炼学生的动手实践能力。 具体 实验 要求 用分立元件设计完成该功能电路。具体要求: 试用2输入与非门芯片实现该电路;【要求指明所需芯片型号、功能和具体数量】 试用最少个数的芯片实现该电路。【要求指明所需芯片型号、功能和具体数量】 以上两方案只需用Multisim仿真软件仿真实现即可,无需到实验室进行实物搭接。但在该实验报告中要求必须有完整的设计过程和仿真电路图。 用3线-8线译码器7LS138设计完成该功能电路。【要求指明所需芯片型号、功能和具体数量】 用双4选1数据选择器74LS153设计完成该功能电路。【要求指明所需芯片型号、功能和具体数量】 以上1、2、3规定的实现方案要求都要用数码管来显示十进制的计算结果。 上述2、3两种方案的实现既要有Multisim仿真实验过程,又要求到实验室进行实物搭接。在该实验报告中要有完整的设计过程、仿真电路图和实验调试过程。 总结本次实验的收获、体会以及建议,填入本实验报告的相应位置中。【收获、体会必须写!】 设计过程 一.用分立元件设计完成两个一位二进制数全加器 方案一:用2输入与非门实现 设计过程: 根据输出函数中的异或关系,用四个与非门构成一个异或门。再用异或门和与非门实现全加器的加和S与进位C(i)。 全加器逻辑表达式: 与非-与非式 真值表如下: 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 所用器件: 74LS00N* 3 四2输入正与非门 仿真实现过程: A.完成异或运算的4个与非门的连接; B.全选复制粘贴形成第二个“异或门”,连接两个“异或门”实现求和运算; C.放置第9个与非门; D.放置74LS48与数码管,将运算结果与74LS48输入端连接,74LS48输出端与数码管连接; E.正确放置3个单刀双掷开关,完成3个全加器输入端的连接; F.放置电源Vcc,分别与3个单刀双掷开关的一端连接,并与74LS48的全部使能端连接; G.放置数字地GND,分别与3个单刀双掷开关的另一端连接,并与74LS48的两个高位空输入端以及数码管公共端相连; H.进行电路仿真运算,正确显示运行结果。 方案二:用最少个数的芯片实现 设计过程: 真值表: Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 根据真值表得到全加器逻辑表达式: 所用器件: 二输入异或门74LS86D*2 二输入与非门74LS00D*2 仿真实现过程: 在操作过程中,我把输出端设置与真值表的变量对应:S=S , C=Y。由于本身带有译码器的DCD_HEX数码管来显示输入有效高电平个数,所以可以验证接的是否正确。最后,接线完成后进行仿真运行,然后从运行结果中纠正错误的地方,实现正确仿真。 二.用3线-8线译码器74LS138设计完成该功能电路【方案三】 设计过程:3线—8线译码器74LS138输出有效的是低电平。将输出函数两次取反,即可得到与非与非式。即输出的1247项和3567项通过与非门输出便得全加器的和S与进位C(i). 其真值表如下: 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 所用器件: 74LS138D * 1 3线—8线译码器 74LS20D * 1 四输入与非门 仿真实现过程: G1高电平有效,接VCC。G2低电平有效,接地。译码器的输入端ABC依次接DSWPK_3三控制开关。把译码器的所需的输出端接到相应的四线与非门上,DCD_HEX数码管来显示输入有效高电平个数。最后,接线完成后进行仿真运行,

发表评论

请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
用户名: 验证码: 点击我更换图片

“原创力文档”前称为“文档投稿赚钱网”,本站为“文档C2C交易模式”,即用户上传的文档直接卖给(下载)用户,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有【成交的100%(原创)】。原创力文档是网络服务平台方,若您的权利被侵害,侵权客服QQ:3005833200 电话:19940600175 欢迎举报,上传者QQ群:784321556