基于JTAG接口电路故障诊断系统的上位机软件设计-测试计量技术及仪器专业论文.docxVIP

PC SOFTWARE DESIGN FOR CIRCUIT FAULT DIAGNOSIS SYSTEM BASED ON JTAG INTERFACE A Thesis Submitted to University of Electronic Science and Technology of China Major: Measuring and Testing Technology Instruments Author: Shengbin Ruan Advisor: Yongle Xie School: School of Automation Engineering 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 作者签名： 日期： 年 月 日 论文使用授权 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 （保密的学位论文在解密后应遵守此规定） 作者签名： 导师签名： 日期： 年 月 日 摘要 摘 要 电子器件制造工艺不断提升，元器件变的越来越小，使得电路的集成度越来 越高。裸露在被测电路板上的测试点越来越少，出现了越来越多的不可接触的测 试节点，测试难度和成本都在不断增大，传统的基于探针的电路测试方法已经不 能满足新的发展要求了。在这种背景下，边界扫描理论应运而生，并于 1990 年形 成了 IEEE1149.1 的标准。通过在芯片的外部引脚添加特殊功能的寄存器，可以测 试芯片内部逻辑功能有没有问题，可以测试芯片的外围电路连接关系是否正常， 还可以对被测电路执行一些更加复杂的测试。大大提高了电路的可测性，因此研 究基于边界扫描理论的测试工具是十分必要的。 通过对 BSDL（边界扫描语言）文件的研究，本文实现了一种通用的读取 BSDL 文件的方法，可以读取多个公司提供的 BSDL 文件，在获取到文件信息后，可以 绘制芯片的模拟图形和管脚状态变化的波形图，很直观的展示了被测电路中对应 芯片管脚状态的变化。通过对网表文件的研究，本文实现了对多种 PCB 设计软件 生成网表文件信息的提取与处理。上位机通过 USB 与 JTAG 控制器连接，使用赛 普拉斯公司的 CY7C68031 USB 接口芯片，利用公司提供的 CyAPI 实现了 USB 上 位机软件的编写。根据之前获取到的被测电路的测试准备信息，测试人员可以结 合自身的测试需求，利用软件提供的不同测试算法操作上位机对被测电路板执行 特定的测试，例如，实时的显示被测电路中支持边界扫描芯片的管脚状态、根据 需求设置指定管脚状态高低电平值、对被测电路执行互联测试等。上位机软件采 用 MFC 编写，为用户提供了友好的人机界面，可以很方便的对被测电路执行测试， 找出电路故障。 通过上位机软件和 JTAG 控制器的联合调试，结果表明开发的上位机软件能够 实现预期的功能，系统具有即插即用、不用外部供电、软件界面操作简单、连接 方便可靠等优点。 关键词：IEEE1149.1，边界扫描测试，BSDL，网表，USB I ABSTRACT ABSTRACT With the rapid enhancement of the electronic devices manufacturing process, the internal structure of the chips is more and more complex, and the circuit integration is higher and higher. As a result, the test point spacing for testers is getting smaller, and there have been an increasing number of recessive unreachable nodes. Testing and maintenance of the electronic devices are becoming more and more difficult, and traditional probe-based circuit test method