第四章-组合逻辑电路..ppt

组合逻辑电路的描述方法 二、优先编码器(Priority Encoder) 特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。 实例：74HC148 控制端扩展功能举例： 例:用两片8线-3线优先编码器 16线-4线优先编码器 其中 的优先权最高· · · 集成译码器实例：74HC138 74HC138的功能表： 用译码器设计组合逻辑电路 例：利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为： 例:用74HC138（3线—8线译码器）构成 4线—16线译码器 二、二—十进制译码器 将输入BCD码的10个代码译成10个高、低电平的输出信号, BCD码以外的伪码，输出均无低电平信号产生 例：74HC42 二、用数据选择器设计组合电路 具有n位地址输入的数据选择器,可产生任何形式的输入变量不大于n+1的组合函数 例如： 例如： 例如： 例如： 例如： 例如： 4.3.4 加法器 1. 半加器，不考虑来自低位的进位，将两个1位的二进制数相加， Half Adder，简称 HA。 2. 全加器：将两个1位二进制数及来自低位的进位相 加，Full Adder，简称FA。 二、多位加法器 串行进位加法 2. 超前进位加法器 三、用加法器设计组合电路 基本原理： 若函数可变换成输入变量与输入变量相加 若函数可变换成输入变量与常量相加 思考：已知X是3位二进制数（其值小于等于5），试实现Y=3X 并用7段数码管进行显示 ? 4.3.5 数值比较器 一、1位数值比较器 A,B比较有三种可能结果 二、多位数值比较器 原理：从高位比起，只有高位相等，才比较下一位。 4.4 组合逻辑电路中的竞争-冒险现象 4.4.1 竞争-冒险现象及成因 4.4.3 消除竞争-冒险现象的方法 一、接入滤波电容 二、引入选通脉冲 三、修改逻辑设计 例： 本章小结 本章小结 如何用八选一数据选择器来实现？ 图(a)是由3线8线译码器74LS138和与非门构成的电路，试写出P1和P2的表达式，列出真值表，说明其逻辑功能。再由八选一数据选择器（图(b)所示）构成具有该功能的电路，写出输出Y的表达式。 已知某组合逻辑电路的输入A、B、C与输出Y的波形如下图所示。试写出输出逻辑表达式，并用数据选择器实现。 请用最少器件设计一个健身房照明灯的控制电路，该健身房有东门、南门、西门，在各个门旁装有一个开关，每个开关都能独立控制灯的亮暗，控制电路具有以下功能： （1）某一门开关接通，灯即亮，开关断，灯暗。 （2）当某一门开关接通，灯亮，接着接通另一门开关，则灯暗。 （3）当三个门开关都接通时，灯亮。 由4 选1 数据选择器构成的组合逻辑电路如图P3.8 所示，请画出在输入信号作用下，L的输出波形。 试用8 选1 数据选择器74151 和反相器设计一个函数发生器电路，其功能 要求如下表所示。 1 0 1 1 0 1 0 1 0 1 1 0 0 0 0 0 CO S B A 输 出 输 入 一、加法器基本单元 1 1 1 1 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 1 0 0 0 0 0 0 0 CO S CI B A 输 出 输 入 优点：简单 缺点：慢 实现多位二进制数加法运算的电路 相加结果读数为 CoS3S2S1S0 74LS283 优点：快， 缺点：电路复杂。 0 1 1 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 1 1 1 0 0 1 0 1 0 1 1 1 1 0 1 0 0 1 0 1 1 0 0 0 0 1 1 0 1 0 1 1 1 0 0 0 1 0 1 0 1 0 0 1 0 0 0 0 1 0 1 0 0 0 1 1 0 0 0 0 0 0 Y0 Y1 Y2 Y3 A B C D 输 出 输 入 例：将BCD的8421码转换为余3码 Y=3X ？ D2 D1 D0 Y=3X 用来比较两个二进制数的数值大小 74LS85(1) [例] 试用译码器实现全加器。 解： (1)分析设计要求，列出真值表 设被加数为 Ai ，加数为 Bi ，低位进位数为 Ci-1 。输出本位和为 Si ，向高位的进位数为 Ci 。 列出全加器的真值表如下： 1 1 1 1 1 1 0 0 1 1 1 0 1 0 1