数字电路与逻辑设计（周洪敏）第5章2.pptVIP

* * 5.4 常用触发器 5.4.1 维阻DFF (a)逻辑图 ＆ G1 ＆ G2 ＆ G5 ＆ G6 ＆ G3 ＆ G4 SD Q Q D CP RD 阻0线 维1线 维0线 阻1线 SD’ RD’ b a (2) ?SD’=1 、?RD’=1反馈到G5、G6的输入，则 a=?D, b=D。 0 0 1 1 1 1 D CP=0期间： ＆ G1 ＆ G2 ＆ G5 ＆ G6 ＆ G3 ＆ G4 Q Q D CP 阻0线 维1线 维0线 阻1线 SD’ RD’ b a ?D ?D 输出保持原状态不变 (1) G3、G4被锁，输出均为1。 功能分析： CP上升沿到达时: 1 1 1 1 ＆ G1 ＆ G2 ＆ G5 ＆ G6 ＆ G3 ＆ G4 Q Q D CP 阻0线 维1线 维0线 阻1线 SD’ RD’ b a D ?D ?D D G3、G4开启， 使?SD’= ?D 、?RD’= D 因此： Qn+1=?SD’+?RD’Qn =D+DQn=D Q=D 通过维1线使Q=1不变。 通过阻0线使Q不变成0。 1 Q=1 因此以后CP=1期间D的变化不影输出。 ＆ G1 ＆ G2 ＆ G5 ＆ G6 ＆ G3 ＆ G4 Q Q D CP 阻0线 维1线 维0线 阻1线 SD’ RD’ b a CP上升沿过后（设Q=1）： 0 1 0 1 1 1 0 通过维0线使Q=0不变。 通过阻1线使Q不变成1。 1 Q=0 因此以后CP=1期间D的变化不影输出。 ＆ G1 ＆ G2 ＆ G5 ＆ G6 ＆ G3 ＆ G4 Q Q D CP 阻0线 维1线 维0线 阻1线 SD’ RD’ b a CP上升沿过后（设Q=0）： 1 1 0 0 1 1 1 0 1 图 5.4.1 维阻DFF 维阻D触发器功能表 正沿触发 S D R D D CP 1 + n Q 功能名称 1 1 0 ↑ 0 同步置 0 1 1 1 ↑ 1 同步置 1 0 1 φ φ 1 异步置 1 1 0 φ φ 0 异步置 0 1 1 φ 0 n Q 保持 n Q 1 + n Q D 0 0 0 0 1 1 1 0 0 1 1 1 表5.4.2 维阻DFF激励表 (4)波形图 RD CP SD D Q 图 5.4.2 DFF的波形图 2.负边沿JKFF (a)逻辑图 ?SD ?RD tpdtpd(G7,G8) (a)逻辑图 1 1 1 ?Q ?Q CP=1期间： Qn+1=?Qn+ ?Qng =Qn 输出保持不变，且 g=J?Qn h=KQn (a)逻辑图 0 0 0 CP下降沿到达： Qn+1=?SD+?RDQn ?SD=g=J?Qn G3、G4门被封锁，形成基本SRFF ?SD ?RD ?RD=h=KQn =J?Qn+ KQnQn =J?Qn+ ?KQn (a)逻辑图 0 0 0 CP=0期间 G7、G8门被封锁， ?SD ?RD g=h=1 触发器保持不变 Qn+1=[J?Qn+?KQn]CP? 所以，负边沿JKFF的次态方程： S D R D J K CP 1 + n Q 1 + n Q 功能名称 0 0 ф ф ф 1 1 不允许 1 0 ф ф ф 0 1 异步置“ 0 ” 0 1 ф ф ф 1 0 异步置“ 1 ” 1 1 0 0 ↓ n Q n Q 保持 1 1 0 1 ↓ 0 1 置“ 0 ” 1 1 1 0