第2章 基于ARM920T核微处理器--三星S3C2410X处理器详解.pptVIP

第2章 基于ARM920T核微处理器 2.1 ARM处理器简介 2.2 ARM920T简介 2.3 三星S3C2410X处理器详解 2.3 S3C2410X处理器详解 S3C2410X及片内外围简介 表2.7 6组/7组的存储器映射地址 2.3.2 特殊功能寄存器 * * S3C2410X在包含ARM920T核的同时，增加了丰富的外围资源，如图2.8所示。主要片内外围模块包括： ? 1个LCD控制器，支持STN和TFT液晶显示屏； ? 外部存储器管理（SDRAM控制器和芯片选择逻辑）； ? 3个通道的UART； ? 4个通道的DMA，支持存储器和I/O口之间的传输，以猝发模式提高传输率； ? 4个有PWM功能的16位定时/计数器和1个16位内部定时器，支持外部时钟源； ? 8通道的10位ADC，最高速率可达500kB/s，10位分辨率； ? 触摸屏接口； ? IIS总线接口； ? 2个USB主机接口，1个USB设备接口； ? 2个SPI接口； ? SD卡接口和MMC卡接口； ? 16位看门狗定时器； ? 117位通用I/O口和24位外部中断源； ? 8通道10位AD控制器； ? 电源管理。 S3C2410X支持大、小端模式，将存储空间分成8组（Bank），每组大小是128MB，共计1GB。 1．内存控制器（Memory Controller） 内存控制器为访问外部存储空间提供存储器控制信号，共有13个寄存器。 表2.8 内存控制器 （1）BWSCON 总线宽度控制寄存器 用来控制各组存储器的总线宽度和访问周期，各位定义： [31] ST7 确定存储器7组对应 UB/LB 端接口，0 =不使用 UB/LB ，UB/LB端与nWBE[3:0]相连；1 = 使用UB/LB ，UB/LB端与nBE[3:0]相连。 [27] ST6、[23] ST5、[19] ST4、[15] ST3、[11] ST2、[7] ST1同上， [30] WS7 确定存储器组7的WAIT状态，0=禁止WAIT，1=使能 WAIT 。 [26] WS6、[22] WS5、[18] WS4、[14] WS3、[10] WS2、[6] WS1同上。 0 = WAIT disable 1 = WAIT enable [29:28] DW7 确定存储器7组的数据总线宽度。 00=字节（8位）、01=半字（16位）、10=字（32位）、11=保留。 [25:24] DW6、[21:20] DW5、[17:16] DW4、[13:12] DW3、[9:8] DW2、[5:4] DW1。同上。 [2:1] DW0 确定存储器0组的数据总线宽度，只读位，由OM[1:0]状态决定。 01=半字（16位）、10=字（32位）。 （2）BANKCONn 控制寄存器 BANKCONn 控制寄存器用于控制各组nGCS的时序，各位定义如下： [14:13] Tacs nGCSn有效前地址的建立时间。 00 = 0 个时钟、01 = 1个时钟、10 = 2个时钟、11 = 4个时钟 [12:11] Tcos nOE有效前芯片选择信号的建立时间。 00 = 0个时钟、01 = 1个时钟、10 = 2个时钟、11 = 4个时钟 [10:8] Tacc 访问周期 000 = 1个时钟、001 = 2个时钟、010 = 3个时钟、011 = 4个时钟 100 = 6个时钟、101 = 8个时钟、110 =10个时钟、111 =14个时钟 [7:6] Tcoh nOE无效后芯片选择信号的保持时间。 00 = 0个时钟、01 = 1个时钟、10 = 2个时钟、11 = 4个时钟 [5:4] Tcah nGCSn无效后芯片地址信号的保持时间。 00 = 0个时钟、01 = 1个时钟、10 = 2个时钟、11 = 4个时钟 [3:2] Tacp 页模式的访问周期。 00 = 2个时钟、01 = 3个时钟、10 = 4个时钟、11 = 6个时钟 [1:0] 页模式的配置（每次读写周期数） 00 = 1个时钟、01 = 4个时钟、10 = 8个时钟、11 = 16个时钟 当BANKCON6和BANKCON7中的MT=11时，BANKCON0～BANKCON5的[14:0]定义与以上相同。BANKCON6和BANKCON7的[3:0]定义有所变化，具体如下： [3:2] Trkd:RAS到CAS的延时。 00 = 2个时钟、01 = 3个时钟、10 = 4个时钟 [1:0] SCAN：列地址数目 00 = 8位、01 = 9位、10 = 10位 （3）REFRESH 刷新控制