第4章 组合逻辑设计原理(1).pptVIP

4.4.3 用主蕴含项求最小覆盖 在主蕴含项的基础上，最小化逻辑函数的第二步是从中选择一个主蕴含项的最小集合，使之覆盖函数的所有“ 1”单元。奎因-麦克拉斯基算法用称为主蕴含项表的2维矩阵来实现。 函数的每个最小项为一列，每个主蕴含项为一行。每个表项是1位，当且仅当某行的主蕴含项覆盖了某一列的最小项时，这1位才为1（在图中表示为检查符号“√”）。 AB CD 00 01 11 10 00 01 11 10 1 1 1 1 1 1 A 选择主蕴含项的步骤： 标识只有单个“1”的列（即找奇异“1”单元），如某行包含 标识的列，则该行对应一个质主蕴含项。 删除质主蕴含项对应的行及其所覆盖的最小项，查找次质 主蕴含项。 如果某一行的检查符号所在的列是另一行的检查符号列的 子集，则删除该行；如果有多行的检查符号列相同，则保 留一行，删除其余的行。保留行即为次质主蕴含项。 如果所有剩余列被次质主蕴含项覆盖，则已求得最小覆盖。 最小覆盖=质主蕴含项+次质主蕴含项。 F=A+E+C=W·Y’ ·Z+W’ ·Y·Z’+X·Y·Z 4.4.4 其他最小化方法 随着V L S I芯片密度的不断增大，许多研究者已发现了最小化组合逻辑函数的更有效的方法。他们的研究成果大致分为3类： 计算方面的改进。 探试法。探试法不是找出逻辑函数的可证明的最 小表达式，而是试图找出“基本最小”的表达式。 不同视角看问题。 4.5 定时冒险 由于电路延迟，逻辑电路的瞬态特性可能与稳态分析的预期不同。特别是，在稳态分析下输出不变时，电路输出可能产生短脉冲，常常称为尖峰。电路可能产生尖峰时就说它存在冒险。尖峰是否实际发生，决定于电路的准确延迟和其他电气特性。 4.5.1 静态冒险 静态- 1型冒险是指当一个输入变量发生变化而输出 应当为1的情况下，电路的输出产生短暂的0尖峰， 即1-0-1型的输出。 在Z由1变成0的过程中，由于Z的反相器存在延迟，F输出了短暂的0。 F=XZ’+YZ X=Y=1时 F=Z’+Z=1 静态- 0型冒险是指当一个输入变量发生变化而输出 应当为0的情况下，电路的输出产生短暂的1尖峰， 即0-1-0型的输出。 F=(W+X+Z’)(Y+Z)(X’+Y’) 当W=X=Y=0时 F=Z·Z’ 4.5.2 利用卡诺图发现静态冒险 当描述电路的逻辑函数为“与-或”式时, 可采用卡诺图来判断是否存在冒险。其方法是观察是否存在“相切”的卡诺圈, 若存在则可能产生冒险。 判断静态冒险 消除静态冒险 引入额外的乘积项（又称一致项）覆盖冒险的输 入对，具体为在卡诺图中增加卡诺圈以消除“相切”现象。 例： 4.5.3 动态冒险 动态冒险是指一个输入转变一次而引起输出变化多次的可能性。如果从变化的输入到变化的输出存在具有不同延迟的多个通路，则输出可能会发生多次变化。 由于输入X到输出F有3条不同通路，故X由0变成1后，F产生动态冒险。 ① ① ② ② ② ③ ③ ③ ① ① ① 4.5.4 设计无冒险电路 经过适当设计的两级“与-或”电路可以没有静态- 0型或动态冒险的。静态- 1型冒险可能存在于这样的电路中，但可用前面讲述的卡诺图法检测和消除。 如果成本不是问题，那么设计无冒险电路的强有力方法是：采用“完全和”，即逻辑函数所有主蕴含项之和。 注意：关于“与-或”电路的一切都自然地适用于相应的“与非-与非”设计；同样，关于“或-与”电路的一切也适用于“或非-或非”电路。 4.6 组合逻辑电路例题 4.6.1 组合逻辑电路的分析 分析的任务：根据给定的组合电路，写出逻辑函数表达式，确定输入与输出的关系，并以此来描述它的逻辑功能，必要时对其设计的合理性进行评定。 分析的一般步骤： 第一步：写出给定组合电路的逻辑函数表达式； 第二步：化简逻辑函数表达式； 第三步：根据化简的结果列出真值表； 第四步：功能评述。 A B C A C F P1 P2 P3 P4 B 解：?写出逻辑函数表达式: 例：分析下图给定的组合电路: 设计的一般步骤： 第一步：根据逻辑要求建立真值表； 第二步：根据真值表写出逻辑函数的“最小项之和”表达式； 第三步：化简并转换为适当的形式； 第四步：根据表达式画出逻辑电路图。 4.6.2 组合逻辑电路设计 设计任务：根据给定要求的文字描述或逻辑函数，在特定条件下，找出用最少的逻辑门来实现给定逻辑功能的方案，并画出逻辑电路图。 组合电路的设计与组合电路的分析是一个互为相反的过程。 解：第一步：建立真值表