微机第1章微处理器与微机的基本结构.pptVIP

* CPU时序：CPU在时钟序列控制下进行的操作过程。 时钟脉冲：计量时间的基本单位。 * (1).指令周期 一条指令从其代码被从内存单元中取出到其所规定的操作执行完毕，所用的时间，称为相应指令的指令周期。由于指令的类型、功能不同，因此，不同指令所要完成的操作也不同，相应地，其所需的时间也不相同。也就是说，指令周期的长度因指令的不同而不同。 指令周期：一条指令从取到执行完所需全部时间。不同指令不等长，由一到若干个总线周期组成。 指令周期（Instruction Cycle)—执行一条指令所需时间。 * (2). 总线周期 我们把CPU通过总线与内存或I/O端口之间，进行一个字节或字数据交换所进行的操作，称为一次总线操作，相应于某个总线操作的时间即为总线周期。虽然，每条指令的功能不同，所需要进行的操作也不同，指令周期的长度也必不相同。但是，我们可以对不同指令所需进行的操作进行分解，它们又都是由一些基本的操作组合而成的。如存储器的读/写操作、I/O端口的读/写操作、中断响应等，这些基本的操作都要通过系统总线实现对内存或I/O端口的访问的。不同的指令所要完成的操作，是由一系列的总线操作组合而成的，而总线操作的数量及排列顺序因指令的不同而不同。 8088的总线操作，就是8088CPU利用总线（AB、DB、CB）与内存及I/O端口进行信息交换的过程，与这些过程相对应的总线上的信号变化的相对时间关系，就是相应总线操作的时序。 总线周期（Bus Cycle)—进行一次总线操作所需的时间。 总线周期：CPU对内存或I/O接口进行一次读/写的操作称做执行一个总线周期 总线周期 通过总线对存储器或I/O接口进行一次访问所需要的时间。一般包括4个时钟周期。 在5MHz的工作频率时，一个标准总线周期为0.8μs。 * Tw等待状态：等待慢速外设准备好，在T3之后插入一个或几个。 Ti 空闲状态: 系统总线上无数据传送则处于空闲状态。 * 1.AD15～AD0引脚在T2期间没有变为高阻而是接着就输出待写入的数据。这是因为在写总线周期中AD15～AD0引脚上数据流的方向从T1一T4期间均没有改变，均作为输出信号线使用，因此不必有高阻恢复期。 2.T2一开始处理器就提供数据和写入命令WR，这就为存储器和I／O接口在完成地址译码后可尽早启动写人操作提供条件。 3.由于写操作性质决定，DT／R信号在整个总线周期期间保持为高电平，保证数据总线缓冲器的传输方向在T1 ～ T4期间均是发送状态。 4.DEN引脚在T2前就提供有效电平，让数据总线缓冲器提早作好传送待写数据的准备。 3.写总线操作的与读总线操作有如下不同点： AD15～AD0引脚在T2期间没有变为高阻而是接着就输出待写入的数据。 T2一开始处理器就提供数据和写入命令WR，这就为存储器和I／O接口在完成地址译码后可尽早启动写入操作提供条件。 由于写操作性质决定，DT／#R信号在整个总线周期期间保持为高电平。 #DEN引脚在T2前就提供有效电平，让数据总线缓冲器提早作好传送待写数据的准备。 三 最小模式下总线请求／响应时序 总线请求/响应时序分为三个阶段：请求、使用和释放总线，在8086系统的最小模式下，使用一对联络信号HOLD和HLDA控制三个阶段的转换。 系统复位时序 复位后 8086 CPU的内部寄存器状态为： ·标志寄存器、指令指针（IP）、DS、SS和ES清零； ·CS置FFFFH； ·指令队列清空。 8086/8088系统中，地址总线是20位的，它可以直接寻址1MB空间； 而CPU中寄存器都是16位的，只能对64KB寻址； 为了解决此矛盾，将内存空间分为若干逻辑段，每个逻辑段的容量=64KB，逻辑段中每个单元可用其逻辑地址表示。 逻辑段可重叠、可分开、可连续、可不连续。 1.为什么要分段？ 段起始地址，两种地址概念 1.2.3 16位微处理器存储器组织 2.段的起始地址 16的整数倍 3.逻辑地址和物理地址 （1）逻辑地址： 段基址：偏移量 作用：编程时使用 来源：根据CPU访问存储器数据类型不同，其来源不同 如：从内存中取指令，段基址（CS），偏移量（IP） 对堆栈进行操作，段基址（SS），偏移量（SP） （2）物理地址＝段基址×16＋偏移量 作用：CPU访问存储器时使用 关系图 (ES) ?16d+(DI) DI 无 ES 目标字符串 (DS) ?16d+(SI) SI CS,ES,SS DS 源字符串 (DS )?16d+EA 有效地址EA CS,ES,SS DS 存取变量 (SS) ?16d+EA 有效地址EA CS,DS,ES SS