DP83848C 网口PHY工作原理.pdfVIP

引言 DP83848C 是美国国家半导体公司生产的一款鲁棒性好、功能全、功耗低的 10 ／100 Mbps 单路物理层(PHY)器件。它支持 MII(介质无关接口)和 RMII(精简的介质无关接口)，使 设计更简单灵活；同时，支持 10BASE～T 和 100BASE-TX 以太网外设，对其他标准以太网 解决方案有良好的兼容性和通用性。 MII(Medium Independent InteRFace)是 IEEE802．3u 规定的一种介质无关接口，主要 作用是连接介质访问控制层(MAC)子层与物理层(PH-Y)之间的标准以太网接口，负责 MAC 和 PHY 之间的通信。由于MII 需要多达 16 根信号线，由此产生的I ／O 口需求及功耗较大， 有必要对MII 引脚数进行简化，因此提出了RMII(Reduced Medium Independent Interface， 精简的介质无关接口)，即简化了的 MII。 1 硬件设计 1．1 电路设计 DP83848C 的收发线路各是一对差分线，经过变比为 1：1 的以太网变压器后与网线相 连。以太网变压器的主要作用是阻抗匹配、信号整形、网络隔离，以及滤除网络和设备双方 面的噪音。典型应用如图 1 所示。 图 2 是 DP83848C 与 MAC 的连接电路。其中，Xl 为 50 MHz 的有源振荡器。 1．2 PCB 布局布线 布局方面，精度为 1％的49 ．9 Ω 电阻和 100 nF 的去耦电容应靠近 PHY 器件放置，并 通过最短的路径到电源。如图 3 所示，两对差分信号(TD 和 RD)应平行走线，避免短截，且 尽量保证长度匹配，这样可以避免共模噪声和 EMI 辐射。理想情况下，信号线上不应有交 叉或者通孔，通孔会造成阻抗的非连续性，所以应将其数目降到最低；同时，差分线应尽可 能走在一面，且不应将信号线跨越分割的平面，如图 4 所示。信号跨越一个分割的平面会造 成无法预测的回路电流，极可能导致信号质量恶化并产生 EMI 问题。注意，图3 和图 4 中， 阴影部分为错误方法。 2 RMll 模式描述 RMII 模式在保持物理层器件现有特性的前提下减少了 PHY 的连接引脚。 RMII 由参考时钟REF_CLK、发送使能 TX_EN、发送数据 TXD[1 ：0]、接收数据 RXD[1： 0]、载波侦听／接收数据有效 CRS_DV 和接收错误 RX_ER(可选信号)组成。在此基础上， DP83848C 还增加了 RX_DV 接收数据有效信号。 2. 1 REF_CLK——参考时钟 RX_DV REF_CLK 是一个连续时钟，可以为 CRS_DV、RXD[1：O]、TX_EN 、TXD[1 ：O]、 和 RX_ER 提供时序参考。 REF_CLK 由MAC 层或外部时钟源源提供。REF_CLK 频率应为 50 MHz±50×10-6，占空比介于 35 ％和65 ％之间。在 RMII 模式下，数据以 50 MHz 的时钟 频率一次传送 2 位。因此，RMII 模式需要一个 50 MHz 有源振荡器(而不是晶振)连接到器件 的X1 脚。 2．2 TX_EN——发送使能 TX_EN 表示 MAC 层正在将要传输的双位数据放到 TXD[1 ：O]上。TX_EN 应被前导符的 首个半字节同步确认，且在所有待传双位信号载入过程中都保持确认。跟随一帧数据的末 2 位之后的首个 REF_CLK 上升沿之前，MAC 需对 TX_EN 取反。TX_EN 的变化相对于 REF_CLK 是同步的。 2．3 TXD[1：0]——发送数据 TXD[1 ：O]的变换相对于 REF_CLK 是同步的。TX_EN 有效后，PHY 以TXD[1 ：0]作为 发送端。 在 10 Mbps 模式下，由于 REF_CLK 的频率是在 10Mbps 模式中数据速率的 10 倍。因 此 TXD[1 ：0]上的值必须在 10 个脉冲期间保持稳定，确保 DP83848C 能够每隔 10 个周期 进行采样。发送时序如图 5 所示，发送延时情况如表 l 所列。其中，PMD 为物理介质关联层 (physical media depen-dent)接口。   2 ．4 RX