数字电子技术(第三版)[高吉祥][电子教案设计]第四章总结.pptVIP

第四章 触发器 4.1 概述 4.2 电平型基本RS触发器 4.3 时钟控制的电平触发器(同步触发器) 4.4 主从触发器 4.5 边沿触发器 4.6 CMOS触发器 4.7 触发器的逻辑功能及其描述方法 4.8 不同类型触发器之间的转换 4.9 触发器的动态参数 4.10 触发器的VHDL描述 4.2 电平型基本RS触发器 综上所述， = =1时，触发器保持原状态不变； =0、 =1时，触发器置“1”； =1、 =0时，触发器置“0”；正常工作时，应避免 = =0的情况出现。将上述逻辑关系列成真值表： 要防止 = =0的情况发生，对 、 的取值要加以限制。即约束条件为： + =1，即SR=0。根据真值表和约束条件可得 的卡诺图： 4.2.2 或非门构成的基本RS触发器 为了使触发器正常工作，应当避免R=S=1这种情况出现。其约束条件为RS=0。由特性表和约束条件，可得 的卡诺图： 4.2.3 电平型基本RS触发器的动作特点 【例4.2.1】在图所示的基本RS触发器电路中， 已知 和 的电压波形如图所示，试画出 和 端对应的电压波形。 解： 4.2.4 电平型基本触发器的VHDL描述 二、带使能端RS触发器的VHDL描述 4.3 时钟控制的电平触