第六章Altera编程与配置精品文档.pptVIP

同步配置波形图 配置数据压缩 Stratix‖和Cyclone器件支持配置数据的压 缩，这样可以支持配置存储器的空间和配置时 间。 一般，配置数据经过压缩，可以减小到35%-55% 启动压缩功能（方法一） 选择assignment/device 启动压缩功能（方法二） 1 执行File/convert programming files命令 2 选择编程文件类型，如POF、HEXOUT、RBF或TTF； 3 为POF输出文件选择一个配置器件； 4 在【input files to convert】栏选中SOF文件 5 单击add file 按钮，增加一个SOF文件 6 选中加入的SOF文件，单击properties按钮 7 选中compress对话框， 8 回到主窗口，单击ok按钮 远程升级 Stratix系列FPGA还可以通过一个内嵌的NIOS处理器，对FPGA进行远程升级。 6.1.2 Altera公司的下载电缆 针对FPGA器件不同的内部结构，Altera公司提供了 不同的器件配置方式。Altera FPGA的配置可通过编 程器、JATG接口在线编程及Altera在线配置等方式进 行。 Altera器件编程下载电缆的有： ByteBlasterII并行下载电缆 ByteBlasterMV并行下载电缆 MasterBlaster串行／USB通信电缆 BitBlaster串口下载电缆 * * 第六章 Altera 编程与配置 主要内容 配置又称编程或下载，是指经过用户设计输入并经过 开发系统编译后产生的配置数据文件，将其装入FPGA芯片内部的可配置存储器的过程，简称FPGA的下载。只有经过逻辑配置后，FPGA才能实现用户需要的逻辑功能。 配置altera FPGA 配置文件 单板设计及调试注意事项 FPGA配置 JTAG配置端口 FPGA PS配置端口 PC机 配置适配电路 配置器件 或配置电路 AS配置端口 专用FLASH 配置器件 PC机 FPGA 应用电路系统 CPU/CPLD 大容量ROM/EPROM/ FLASH芯片 FPGA 应用电路系统 CPU/CPLD RAM 方案1 方案2 1、通用编程器 2、通用仿真器 3、虚拟仪表 … … 主系统通用 10针标准 配置/下载接口 目标板10针标准 配置接口 PIN1 OTP配置器件插座 6.1配置altera FPGA 配置方式 下载电缆 配置过程 6.1.1 配置方式 根据FPGA在配置电路中的角色，其数据可以用以下3种方式下载到目标芯片中： 主动配置方式 被动配置方式 最常用的(JTAG)配置方式 主动配置方式 由FPGA来主动输出控制和同步信号（包括配置时 钟）给FPGA的串行配置芯片(EPCS系列)，配置芯片收 到命令后，把配置数据发给FPGA，完成配置过程。 Altera FPGA所支持的主动方式，只能与Altera公司 提供的主动串行芯片（EPCS系列）配合使用，因此又 称主动串行（AS）模式。目前只支持stratix和 Cyclone系列。 AS专用器件配置方式 AS多片配置方式 AS配置器件的在线编程 FPGA被动方式 被动模式下，由系统的其他设备发起并控制配置过 程，这些设备可以是配置芯片(EPC系列)，或者单板 的微处理器、CPLD等。FPGA在配置过程中完全处于 被动地位，只是输出一些状态信号来配合配置过程。 被动配置方式可细分为PS（被动串行）、 FPP （快速被动并行）、PPS（被动并行同步）、PPA （被动并行异步）以及PSA（被动串行异步） PS（被动串行） 所有的Altera FPGA都支持这种模式。由 Altera的下载电缆、增强型配置器件（EPC4、 EPC8和EPC16）和配置器件（EPC1441、 EPC8和EPC2），或智能主机（如微处理器和 CPLD）来配置。在做PS配置时，FPGA配置 数据从存储器读出，写入到FPGA的DATA0接 口上。数据在DCLK时钟管脚的上升沿打入 FPGA，每一个DCLK时钟周期输入1比特数据 PS：单片机软件方式配置 单片机产生配置时序、读 取EPROM中的配置数据 EPROM中 放置多个不 同功能的配 置文件 对FPGA进行配置 PS：使用下载电缆配置 注意： 1、不要忘了将多片配 置 控制信号nCE 引 脚接地！ 2、作为PS配置模式， 不要忘了将配置模式 控制信号脚MSEL1和 MSEL0都接地！ FLEX、ACEX、APEX系列FPGA 配置电路 对FPGA配置 10针标准 配置/下载接口 通过配置电