一种新型CMOS兼容高压晶体管结构.docxVIP

一种新型的CMOS兼容高压晶体管结构 摘要：本文主要介绍的是一种基于MOS和双极型晶体管混合设计概念的新型高压晶体管结构——绝缘基底晶体管（IBT）。这种器件可以采用标准的CMOS制作流程实现，并能处理高电流密度而不会出现闩锁效应。与LDMOS（横向双扩散金属氧化物半导体场效应管）相比，IBT能实现的电流密度增长速度是其所能实现的5倍。同时，本文还介绍了一种简单技术，通过该技术，IBT不需要损失太多的电流负载能力而获得近乎一个数量级提升的开关速度的。 1.引言 电信界和显示器领域都需要各种高电压驱动、击穿电压在100V范围内的晶体管。在这些电路中，高压管基本上只处于输出端，而系统的剩余部分则为低压模拟/数字控制电路。为节约成本和占用面积，高压管必须和低压电路图集成在一个芯片上。很多这种单片应用中，高压MOS管以其在驱动电路上的优势，而超越双极型晶体管，被广泛使用。然而，相较于双极型晶体管的相应部位，高压MOS管的缺点是其电流负载能力相对较低。 LDMOS正是适用于高压集成电路（HVIC’s）设备的MOS晶体管的一个典型例子。图1(a)中所示是一种类似于DMOS、采用P阱多晶硅栅极CMOS工艺流程来实现的一种器件的横截面。其源极和沟道区域处于P阱中，而一个位置相对低的掺杂漂移（n-衬底）区域（可抽象成一个阻值为RD的电阻）将n+漏极和沟道分开。该器件的击穿电压由漂移区的浓度和长度所决定。一般来说漂移区域的浓度越低，LDMOS的击穿电压越高。然而，低浓度的漂移区域会带来更高的导通电阻。因此，需要在导通电阻和击穿电压间权衡。 图1 图1 器件横截面及其等效电路 (a)LDMOS (b)Lateral IGT 最近有人提出一种将MOS管和双极型晶体管联合起来的晶体管结构，这种器件可以获得高电流密度，同时却也有高输入阻抗。我们称这类器件为绝缘栅极晶体管(IGT)[1]，或者也可以称之为电导调制场效应管(COMFET)[2]，它凭借漂移区的电导率调节来大幅度降低导通电阻。由很多作者[3]-[7]提出和分析过的横向IGT器件在导通电阻方面也有相近的提升。LIGT也是采用标准的CMOS工艺流程制作而成，其横截面如图1(b)所示。其结构几乎与LDMOS相同，除了LDMOS中的n+漏极被p+扩散区所代替。正如其等效电路所示，LIGT可以抽象成一个MOS栅极的SCR(Silicon Controlled Rectifer，可控硅整流器)器件。在正常工作中，n-p-n晶体管关断，其电路简化成一个MOS门控（gated）p-n-p晶体管。但是，如果流过分流电阻RW的电流足够大时，n-p-n将开启，而LIGT将出现闩锁效应，栅极控制将失效。LIGT的另一个缺点是由于其p-n-p基底中过量的载流子只能通过复合来消除，所以其关断时间长于LDMOS。 图2 I 图2 IBT (a)器件横截面 (b)等效电路 本文介绍了一种新型的高压功率晶体管，这种器件可轻易地与低压CMOS电路集成在一起。它的提出是基于MOS-双极型晶体管混合设计理念——MOS栅极控制双极型晶体管基底电流，因此称之为IBT(insulated base transistor)。IBT可以在高电流密度下工作，且与IGT相比，它不会出现闩锁效应。本文还介绍了一种减少IBT关断时间的简单技术，该技术同时也能提高器件击穿电压而不需损失其太多电流承载能力。由于该器件可通过标准的CMOS工艺流程实现，故高密度模拟/数字电路和高压驱动能集成在同一块芯片上。 2.IBT结构和工作状态 IBT的横截面如图2(a)所示。该器件采用了和LDMOS类似的结构，除了p阱中加入了一个n+扩散层。该扩散层构成了一个垂直方向上n-p-n双极型晶体管的发射极。而p阱和n-衬底相应构成了晶体管的基极和集电极。IBT的电路模型如图2(b)所示，其中RD为漂移区电阻。 晶体管正常工作下，集电极C端电压高于发射极E端，且器件电流有栅极G端电压所控制。必须同时保证MOS管和双极型晶体管同时开启，才能使IBT导通。至于MOS管，其栅极-源极电压必须高于其阀值电压VTM；至于n-p-n管，其基极-发射极结必须正向偏置。因此，可得到IBT有效导通电压： VT=VTM+ VBE(on) (1) 其中VBE(on)为n-p-n基极-发射极结导通电压。 图3 IBT 图3 IBT显微照片 当栅极发射极电压VGE高于VT，MOS管开始导通。流经其电流形成双极性晶体管的基极电流，而此基极电流被双极型晶体管放大，故可得到所产生的集电极电流IC： IC=(β+1)IMOS