集成电路质量与可靠性分析及其测试方法-电子与通信工程专业论文.docxVIP

论文独创性声明本论文是我个人在导师指导下进行的研究工作及取得的研究成果。论文中除 论文独创性声明 本论文是我个人在导师指导下进行的研究工作及取得的研究成果。论文中除 了特别加以标注和致谢的地方外，不包含其他人或其它机构已经发表或撰写过的 研究成果。其他同志对本研究的启发和所做的贡献均已在论文中作了明确的声明 并表示了谢意。 作者签名： 立么金1 日期：2竺笸：!』：步 论文使用授权声明 本人完全了解复旦大学有关保留、使用学位论文的规定，即：学校有权保留 送交论文的复印件，允许论文被查阅和借阅；学校可以公布论文的全部或部分内 容，可以采用影印、缩印或其它复制手段保存论文。保密的论文在解密后遵守此 规定。 作者签名 导师签名 ．参白募 日期：型型 摘要一个新产品的上市，需要经过复杂而有效的质量与可靠性测试验证，从而保 摘要 一个新产品的上市，需要经过复杂而有效的质量与可靠性测试验证，从而保 证芯片的性能能达到系统整合厂商及市场的要求。论文对基于Intel O．13um芯 片工艺，封装完成后的MLC Flash Mem。ry集成电路为例进行研究。着重讨论通 过各种测试和恶化实验手段来评估芯片的质量与可靠性的方法：并通过失效分析 找到芯片在质量与可靠性测试中失效的原因：最后讨论提高芯片质量与可靠性的 可行性方案。 MLc Flash结构为Intel专利新产品，其设计复杂程度远远高于其他sBc Flash，而工艺复杂程度又高于同为O．13um工艺的逻辑电路产品，这就给产品的 质量和可靠性带来更大的挑战。本课题就如何将保证这种更为复杂的存储芯片达 到市场要求的质量与可靠性的水平进行深入研究，得出改进性能的思路和办法， 从而提高产品性能和稳定性。 本文所研究的F1ash为Intel O．13um 2bits／cell Flash Memory。根据 Intel承诺给客户的质量合同，Intel必须提供给客户PBI良率高于98％，cLF DPM 和QV DPM都小于2000的产品，也是在一百万颗芯片中，失效芯片不高于2000 的产品。而当时测试结果表明产品的失效为： PB工Yield=97．06％ CLF DPM=(6／165D x 1000000=3634 2T QV DPM= (7／1645) x 1000000=4255 均超过了合同承诺的指标。 论文对该产品进行详细的测试和仔细地失效机制分析，并且和封装部门及 Fab沟通，找准了主要问题、分析了产生的原因、提出了解决问题的方案并且在 生产中实际应用，获得了满意的结果： 1． 在PBI钡4试中，发现die piek up process(模块组装工艺)引起的die crack (模块断裂)问题是由于组装设备的加力点不适当引起，经过优化压力点 的距离而解决了这个问题，从而提高PBI良率1．64％。同时发现wire bonding process(引线焊接工艺)中有wire bonding bridge(桥连)，封装部门通 过在wire bonding(引线焊接工艺)的过程中加大对金线的牵引力而使得 金线被拉得尽量的直，避免了上下芯片间金线的接触而解决此问题，使得 PBI又提高了良率0．29％。 2． 总结在cLF和0V中的失效，单个单元中ONO的缺陷，位线上的漏电和字线 的寄生电容过大是导致产品失效的晟主要问题。而这些问题都是由于Fab process中的excursion造成的，并不是设计上的问题。因而加强相关Fab 步骤的监控是唯一解决问题的途径，通过和Fab的协商，将相关步骤监控 步骤的监控是唯一解决问题的途径，通过和Fab的协商，将相关步骤监控 的次数为原先的2倍，并把抽样的样本数增加为原来的两倍，并缩短Fab 相关步骤的机器的维护时间，将一周一次缩短为一周两次来提升产品的质 量性能。 通过本研究使产品的PBI良率达到98．99％，cLF DPM减小到606，Qv DPM 减小到608，(通过本研究使产品的PBI Yield高于98％，CLF DPM和QV DPM均 小于2000)，达到合同承诺的指标。 此外，样品通过可靠性分析可知在Bias HAsT测试中存在失效，而Intel需 提供给客户抽样可靠性测试中零缺陷的产品。通过失效分析可知，Poly damage 是唯一影响芯片可靠性的因素，由于条件所限，无法直接拿到Fab的数据，通过 和Fab的工程师的沟通，得知用于洗涤光刻胶的D1 water由于收到污染，而导 致了Poly damage的发生，因而要求在Fab的流程中加入一道检测D1 water的 步骤，以确保芯片的可靠性。 通过对本课题的研究，明确了评估芯片质量与可靠性的方法，并通过失效分 析的结果推导出影响芯片质量与可靠性的因素，最后在相关部门的协助下提高产 品的质量与