北邮数字电路实验报告.docxVIP

北邮数字电路实验报告 　　数字电路实验报告　　学院：信息与通信工程　　专业：信息工程　　班级：XX　　学号：XX　　姓名：袁普　　实验一：QuartusⅡ原理图输入法设计与实现　　一：实验要求　　①：用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。　　②：用实验一生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。　　③：用3线—8线译码器和逻辑门设计实现函数F，仿真验证其功能，下载到实验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。　　二：报告内容　　①：实验一的原理图用两个已经生成的半加器图形模块单元和一个双输入或门即可实现全加器　　②：仿真波形图以及分析　　波形图：　　波形分析：通过分析abci三个输入在8中不同组合下的输出，发现与全加器的真值表吻合，说明实现了全加器的逻辑功能。同时看见波形中出现了毛刺，这也与事实一致。　　③：故障及问题分析　　第一次在做全加器的时候发现找不到已经生成的半加器模块，后来发现是因为在建立工程时这两个项目没有建在同一个文件夹里，在调用的时候就找不到。后来我将全加器工程建在同一个文件夹里解决了此问题。　　实验二：用VHDL设计和实现组合逻辑电路　　一：实验要求　　①：用VHDL设计一个8421码转换为格雷码的代码转换器，仿真验证其功能。　　②：用VHDL设计一个4位二进制奇校验器，要求在为奇数个1时输出为1，偶数个1时输出为0，仿真验证其功能。　　③：用VHDL设计一个数码管译码器，仿真验证其功能，下载到实验板测试，要求用拨码开关设定输入信号，数码管显示输出信号，并且只使一个数码管有显示，其余为熄灭状态。　　二：故障及问题分析　　在刚开始实现让一个数码管显示的时候，我本来准备再设置6个输入和输出，通过实验板上的拨码来输入信息分别控制不同的数码管的的开闭状态，但是后来发现这样效率很低而且实验板上的拨码开关数量根本不够。在老师的提醒下，我最终在VHDL里直接增加了一个向量输出””来直接控制cat0~5六个管脚，从而达到了实验的要求。　　实验三：用VHDL设计和实现时序逻辑电路　　一：实验要求　　①：用VHDL语言设计实现一个8421十进制计数器，要求有高电平复位功能，仿真验证其功能。　　②：用VHDL语言设计实现一个分频系数为12，输出为占空比50%方波的分频器，有高电平复位功能，仿真验证其功能。　　③：将，和数码管译码器三个电路进行连接，仿真验证其功能，并下载到实验板进行测试，要求第三个数码管显示数字。二：报告内容　　①实验三模块端口说明及模块代码　　模块一：div12为一个有高电平复位功能的分频系数为12的分屏器，其输出是一个占空比50%的方波。此模块输入连接一个时钟输入，即可在输出端得到一个周期更大的方波输出。libraryieee;　　use_logic_;　　use_logic_;　　entitydiv12is　　port(　　clear,clk:instd_logic;　　clk_out:outstd_logic　　);　　enddiv12;　　architecturestructofdiv12is　　signaltemp:integerrange0to5;　　signalclktmp:std_logic;　　begin　　process(clk,clear)　　begin　　if(clear=1)then　　temp--待机模式CASEMTISWHEN　　00=STATESTATE--T_OVER低、SELECT_IN高电平则切换为下一状态IF(MARK=0)THEN　　STATESTATECASEMTISWHEN　　00=STATESTATEIF(MARK=0)THENSTATE;OUT_TIMESTATE=J;MARK=1;OUT_MODE=010;OUT_TIME=00;SET_LED=1;IS_SELECT=1;FROM_B=1;ENDCASE;　　4.模块仿真测试　　依照上述方法一次编写好6个状态的进入条件和相应的输出，之后进行仿真测试。　　分析仿真图可以看到：　　?在T_OVER低电平时，每当SELECT_IN端口上升沿后，OUT_MODE改变一次；?当T_OVER为高电平时，状态切换回S状态，且若T_OVER持续高，则SELECT_IN　　按键失效，即T_OVER优先级高于SELECT_IN；　　?OUT_TIME和OUT_MODE是根据当前不同的状态输出不同的二进制数，并且信号持　　续时间即为该状态的持续时间；　　?在B模式下当T