第六章寄存器、存储器和可编逻辑器件.docVIP

第六章 寄存器、存储器和可编程逻辑器件 6.1寄存器 寄存器能暂时存放二进制代码,在数字系统中, 寄存器常用来暂存中间运算结果和指令。 一、代码寄存器 由维持阻塞D触发器组成的4位代码寄存器逻辑电路图如图6.1所示。 CR是异步置0输入端（低电平有效） D0～D3为并行数码输入端， CP为时钟脉冲 Q0～Q3为并行数码输出端 图6.1 4位代码寄存器逻辑图 逻辑功能分析： ①异步置0端CR=0时，置0。 ②同步并行置数：D0～D3为4个输入数码，当CP上升沿到达时，D0～D3被并行置入， Q3 Q2 Q1 Q0=D3D2 D1D 0 ③在CR=1,CP=0时，保持不变。 二、 移位寄存器 具有存放数码和使数码逐位右移或左移的电路称作移位寄存器，又称移存器。移位寄存器又分为单向移位寄存器和双向移位寄存器。 1．单向移位寄存器㈠ 下图6.2（a）为由4个维持阻塞D触发器组成的4位右移位寄存器。4个D触发器共用一个时钟脉冲信号，因此为同步时序逻辑电路。数码由最左边的FF0的Dr端串行输入。 图6.2 由D触发器组成的单向移位寄存器 （a） 右移位寄存器（b） 左移位寄存器 工作原理：每一个触发器的输出→其右边触发器的输入，则对应每一个CP上升沿，数据右移一位。 右移位寄存器的状态表： 移位脉冲 输入数据 移 位 寄 存 器 中 的数 Q0 Q1 Q2 Q3 0 1 2 3 4 1 0 1 1 0 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1 并行输出方式：数码由Q3、Q2、Q1、Q0取出 串行输出方式：数码从Q3取出，但需要输入4（触发器的个数）+4（数码位数）个移位脉冲才能从4位寄存器中取出存放的4位数码1011。 ㈡ 4位左移位寄存器。电路图见图6.2(b)所示,数码由最右边的FF3的D3端串行输入。每一个触发器的输出→其左边触发器的输入，则对应每一个CP上升沿，数据左移一位。 2．集成双向移位寄存器 中规模集成电路74LS194就是具有左、右移位、清零、数据并入/并出（串出）等多种功能的移位寄存器。其管脚排列见图6.3： 图6.3 74LS194功能表 输入 输出 说明 ?CR M1 M0 CP DSL DSR D0 D1 D2 D Q0 Q1 Q2 Q3 0 × × × × × × × × × 0 0 0 0 异步置0 1 × × 0 × × × × × × 保持 保持 1 1 1 ↑ × × d0 d1 d2 d3 d0 d1 d2 d3 并行置数 1 0 1 ↑ × 1 × × × × 1 Q0 Q1 Q2 右移输入1 1 0 1 ↑ × 0 × × × × 0 Q0 Q1 Q2 右移输入0 1 1 0 ↑ 1 × × × × × Q1 Q2 Q3 1 左移输入1 1 1 0 ↑ 0 × × × × × Q1 Q2 Q3 0 左移输入0 1 0 0 × × × × × × × 保持 保持 3．主要功能分析。 （1）异步置0功能。当CR=0时，双向移位寄存器置0。Q0～Q3都为0状态。 （2）保持功能。当CR=1，CP=0。或CR=1，M1 M0 （3）同步并行送数功能。当CR=1，M1 M0 =11时，在CP上升沿作用下，使D0～D3端输入的数码d0～d3 （4）右移串行送数功能。当CR=1，M1 M0 =01时，在CP上升沿作用下，执行右移功能，DSR （5）左移串行送数功能。当CR=1，M1 M0 =10时，在CP上升沿作用下，执行左移功能，DSL 结论：置0功能最优先（异步方式）。 计数，移位，置数都需要CP的上升沿到来（同步方式）。 工作方式控制端M1 M0 M1 M 功能 0 0 保持 0 1 右移 1 0 左移 1 1 并行置数 三、 移位寄存器的应用 利用移位寄存器可以构成计数器，下图为利用移位寄存器构成的自启动环形计数器电路图。 图6.4 自启动环形计数器电路图和工作波形 （a）逻辑电路图 （b）工作波形 下面分析它的工作原理。1’写方程式 （1）驱动方程 （2）状态方程，将驱动方程代入Qn+1=D，得状态方程 ???????????? 2’状态转换真值表 计数脉冲 顺序 现态 次态 Q3n Q2n Q1nQ0n Q3n+1 Q2n+1 Q1n+1Q0n+1 0 1 2 3 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 0 0 0 1 3’逻辑功能① 4位环形计数器只有4个有效工作状态，即只能计4个数。② 状态利用率很低：由4个触发器组成的二进制计数器有16个不同的状态。因此，有12个无效状态。 ③ 能够自启动：如由于某种原因而进入无效状态时，