面向SOC的层次化可测性设计方法研究-微电子学与固体电子学专业毕业论文.docxVIP

上海大学工学硕士论文 上海大学工学硕士论文 面向soc的层次化可测性设计方法研究 摘要 随着集成电路制造技术的快速发展，在单一芯片上集成整个系统的系统芯片 SOC(Systemona幽p)逐渐成为现实。SOC极大的缩小了系统体积，减少了板级 系统中芯片与芯片之间的互连延时，从而提高了系统性能。但SOC设计在采用 核的设计方法带来设计周期缩短、芯片成本降低的同时，测试问题也变的日趋困 难，甚至对芯片的测试比芯片本身的设计和生产要付出更高的代价。为了减少测 试设计的困难，本文从测试复用的角度，系统地研究了面向SOC的层次化可测 性设计方法。 面向SOC的可测性设计的首要阃题是系统级可钡I性设计测试簸略的确定， 本文在详细研究了基于总线测试、基于IEEE 1149．1理论的边缘扫描测试的基础 上，提出了用于VAD(Video Added Data)．SOC的层次化可测性设计方法。该方法 在IEEE 1149．1理论的基础上，设计了一种可以管理各种corcs的层次化可测试 结构，包括mEE 1149．1、IEEE P1500测试环COlfeS和BISTed存储器cores等。 这种方法的好处是极低的面积和引脚开销、灵活的复用性以及通用性。 确定了面向SOC的整体测试方案，随后对测试结构问题进行了研究。本文 首先研究了SOC的测试结构设计，这包括用于传送片上测试数据的测试访问机 制TAM以及实现对片上IP(Intelligent Properties)核测试控制的系统级测试控 制器的设计。本文在详细分析了当前流行的TAM的基础上，结合VAD-SOC系 统设计了一种通用的层次化芯片测试结构；接着本文在分析了IEEE 1149．1、IEEE P1500测试环的理论基础上提出了部分测试环结构，避免了增加很大的面积、性 能开销和在关键时间路径上的复用器时延。 随后本文分析了VAD．SOC的软硬件协同设计、可测性设计等技术，实现了 VAD．SOC的层次化可测性设计；最后以内嵌的MCU核为研究对象，对层次化 可测性设计方法做了进一步的详细研究，验证了用于层次化可测性设计的通用测 试算法、通用故障模型等。 关键词l系统芯片，层次化可测性设计，测试访闯机制，部分浏试环 上海大学工学硕士论文 上海大学工学硕士论文 面向SOC的层次化可测性设计方法研究 Abstract With the fast development of IC manufacturing techniques,the whole system is integrated on the single chip into SOC(System on a chip)become reality gradually． SOC dwindling systematic volume great，reducing the interconnect-delaying time among chips in the system，thus it call improve systematic function．SOC design choose core design method bring design cycle shorten，chip cost reducing，But test question becoming more and more difficult，it demands higher cost even than design and produce．In order to reduce the difficulty of testing designed,this text is in term of re-testing，has studied the SOC·oriented level testability design method systematically． Primary problem of SOC-oriented hierachical design for testability is the sureness of testing the tacties,Based of the study of test-bus and IEEE 1 149 in detailed,The theory of SOC-oriented hierachical design fo