触发器移位寄存器实验报告.docxVIP

触发器移位寄存器实验报告 　　数字逻辑实验报告二　　数字逻辑实验报告　　姓名:　　学号：班级：指导老师：实验时间：　　实验一基本逻辑门、数据选择器、译码器、全加器实验　　一、　　实验目的　　1．掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。2．熟悉TTL中、小规模集成电路的外型、管脚和使用方法。3．熟悉数据选择器的逻辑功能。4．熟悉译码器的工作原理和使用方法。5．设计应用译码器的电路，进一步加深对它的理解。6．学习用中规模集成电路的设计方法。　　二、实验所用器件和仪表　　1片　　1片1片1片2片　　1．二输入四与非门74LS002．二输入四或非门74LS283．二输入四异或门74LS864．双4选1数据选择器74LS1535．双2-4线译码器74LS1396．万用表7．示波器8．实验箱　　三、实验内容　　1．测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。2．测试二输入四或非门74LS28一个或非门的输入和输出之间的逻辑关系。3．测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。　　4．掌握全加器的实现方法。用与非门74LS00和异或门74LS86设计一个全加器。5．测试74LS153中一个4选1数据选择器的逻辑功能。6．测试74LS139中一个2-4译码器的逻辑功能。　　7．用2-4线译码器74LS139和与非门74LS00实现逻辑函数。　　四、实验原理　　1、74LS00芯片：74LS00芯片中包含4个二与非门　　2、74LS28芯片：74LS00芯片中包含4个二或非门　　3、74LS86芯片：74LS86含有4个异或门　　A1~A4B1~B4输入端Y1~Y4输出端　　4、74LS153芯片：里数据选择端为两组共用，按二进制译码，以供两组从各自的　　4个数据中分别选取1个所需的数据。只有在两组各自的选通端为低电平时才可选择数据。　　A、B选择输入端1C0～1C3、2C0～2C3数据输入端　　1G、2G　　选通输入端1Y、2Y数据输出端　　5、74LS139：当选通端为高电平，可将地址端的二进制编码在一个对应的输出端以低电平译出。若将选通端作为数据输入端时，139还可作数据分配器。　　A、　　译码地址输入端　　G1、G2选通端Y0～Y3译码输出端　　五、实验步骤　　1．测试74LS00逻辑关系接线图及测试结果　　图测试74LS00逻辑关系接线图表74LS00真值表　　2.测试74LS28逻辑关系接线图及测试结果　　图测试74LS28逻辑关系接线图　　表74LS28真值表　　3．测试74LS86逻辑关系接线图及测试结果　　B　　图测试74LS86逻辑关系接线图　　表74LS68真值表　　4.用与非门74LS00和异或门74LS86设计一个全加器真值表：　　函数：　　S=A　　⊕B⊕CICO=AB+(A⊕B)CI集成电路：　　5.74LS153实验接线图和74LS153真值表　　4个数据输入引脚C0─C3分别接实验台上的10MHz、1MHz、500KHz、100KHz脉冲源。变化地址选择引脚A、B和使能引脚G的电平，产生不同的组合。观测并记录每种组合下数据选择器的输出波形。Output输出送到示波器上的红色线端，示波器上的黑色线端接地。观察示波器上输出波形和右下方频率的数值。K1、K2和K3是实验箱上3个不同的开关。　　移位寄存器实验报告　　实验原理　　移位寄存器是用来寄存二进制数字信息并且能进行信息移位的时序逻辑电路。根据移位寄存器存取信息的方式可分为串入串出、串入并出、并入串出、并入并出4种形式。74194是一种典型的中规模集成移位寄存器，由4个RS触发器和一些门电路构成的4位双向移位寄存器。该移位寄存器有左移，右移、并行输入数据，保持及异步清零等5种功能。有如下功能表　　实验内容　　1.按如下电路图连接电路　　十个输入端，四个输出端，主体为74194.2.波形图　　参数设置：　　Endtime：2usGridsize:100ns波形说明：　　clk:时钟信号；clrn：置0s1s0:模式控制端sl_r:串行输入端abcd：并行输入qabcd：并行输出结论：　　clrn优先级最高，且低有效高无效；s1s0模式控制，01右移，10左移，00保持，11置数重载；sl_r控制左移之后空位补0或补1。3.数码管显示移位电路图　　下载验证管脚分配：　　a,b,c,d:86,87,88,89bsg[3..0]:99,100,101,102clk:122clk0:125clrn:95q[6..0]:51,49,48,47,46,44,43s0,s1:73,72sl_r: