象棋快棋赛电子裁判计时器的设计毕业论文.doc

象棋快棋赛电子裁判计时器 PAGE 电子技术应用实习 题目： 电子技术应用实习 象棋快棋赛电子裁判计时器的设计 PAGE \* MERGEFORMAT PAGE \* MERGEFORMAT 1 目 录 1设计目的及要求 1 1.1设计目的 1 1.2设计要求 1 1.3设计软件介绍 1 2工作原理及系统方框图 2 2.1工作原理 2 2.2系统方框图 2 3单元电路设计 3 3.1秒脉冲电路 3 3.2计数器电路 4 3.3脉冲控制电路 5 3.4 显示译码电路 6 3.5报警电路 7 4调试过程 8 4.1 计数器调试过程 8 4.2 译码器调试过程 9 4.3调试总结 9 5 结论 10 6 实习总结与心得 10 参考文献 12 附录 13 附录一 电子裁判器原理图 13 附录二 电子裁判器元件清单 14 设计的目的及要求 设计目的 根据象棋快棋赛的规则，红黑双方对弈时间累计均为180秒，超时判负，判负提醒效果明显，不间断提醒。设计计数电路，累计时间可以调整，简易可行，实用性强。 1.2 设计要求 (1) 甲乙双方的计时器为一个秒时钟，双方均用3位数码管显示，预订的初始时间为180秒，采用倒计时方式，通过按钮启动，由本方控制对方，比如甲方走完一步棋后必须按一下甲方的按键，该按键启动乙方的倒计时。同理，乙方走完一步棋后必须按一次乙方的按键，该按键启动甲方的倒计时。 (2)超时发出报警判负，等待复位处理，否则一直提醒判负。 (3)累计时间在1到990秒可以改变。 (4)计数器在计时到达时停止计数，停在数字0。 1.3 设计软件介绍 PROTEUS是世界上著名的EDA工具，从原理图分布图、代码调试到单片机与外围电路协同仿真，一键切换到PCB设计，真正实现了从概念到产品的完整设计。是世界上将电路仿真软件、PCB设计软件和虚拟模型仿真软件三合一的设计平台，其处理器支持模型支持8051、AVR、ARM等，并持续增加其他系列处理器，在编译方面，它也支持IAR、KEIL和MPLAB等多种编译器。主要用于在教学，技能考评，产品开发领域。PROTEUS是一个巨大的教学资源，可用于模拟电路与数字电路的教学与实验，单片机与嵌入式系统教学与实验，微控制器系统的综合实验和创新实践与毕业设计等等。在产品开发上，它集成了原理图捕获、SPICE电路仿真和PCB设计，形成一个完整的电子设计系统。对于通用微处理器，还可以运行实际固件程序进行仿真。与传统的嵌入式设计过程相比，这个软件能极大缩短开发时间。 工作原理及系统方框图 2.1 工作原理 电路工作原理为：接通电源后，主持人通过控制开关设置计数器的初值，即倒计时累计初始值。如果要改变预设定的累计时间，主持人提前通过累计数设置开关调整时间，试运行一次，观察计数是否正确，调试正确，然后比赛开始。如果甲先走，则乙方按下按钮，甲方的计时器开始倒计时，甲方走完一步之后，甲按下按钮，甲方计时器停止倒计时，乙方计时器开始倒计时，依此进行电子倒计时；相反如果乙方先走，则过程基本是相同的。当甲乙双方其中一个计时器倒计时到零后计数器不再计数，计数停止在数字0。蜂鸣器开始报警直到主持人重新预置数，蜂鸣器报警的那一方就被判定为输。当需要再次使用时，主持人通过开关重新对计数器置数，是否重新设计累计时间由主持人决定，调试完毕后，再开始比赛。 2.2 系统方框图 图1 电子裁判器框图 3 单元电路设计 本节中主要分五大部分，秒脉冲，计数器部分，脉冲锁存部分，译码显示部分，报警部分。 3.1 秒脉冲电路 秒脉冲的功能是产生周期为1s秒方波信号发生电路，为时钟提供时间基础，是计数的基准。采用集成电路555定时器与RC组成的多谐振荡器构成。需要的芯片有集成电路555定时器，还有比较精确的电阻和电容，构成比较的多谐振荡电路。555功能如图2，从功能图不难看出，在TH端实施触发可使OUT的状态发生翻转，若在TH端实施触发该端所加电压必须过2/3Vcc,若在TR＇端实施触发该端所加电压必须过1/3Vcc，OUT的状态才能发生翻转，因此TH=1/3 Vcc和TR＇=1/3Vcc是55定时器的两个触发点。电路连接如图3。 图2 555芯片功能图 图3秒脉冲电路图 3.2 计数器电路 参考电路如图4所示。该电路完成三个功能：一是计数功能；二是由主持人开关控制计数器置数，设置倒计时器的初始值；三是为译码电路提供输入。由于题目要求是倒计时，所以我们这里要选择减法计数器或可逆计数器，本文选用的是可逆计数器74LS