外延技术讲座.pptVIP

外延技术讲座 简述 外延工艺概述 外延工艺简述 外延的优点 外延沉积原理 外延工艺过程 HCL腐蚀原理 高腐蚀 1、外延工艺简述 外延的含意 Epi—taxy是由希腊词来的表示在上面排列 upon to arrange。 外延的含意是在衬底上长上一层有一定厚度一定电阻率及一定型号的单晶。 外延是一种单晶生长技术但又不同于拉晶、也不同于一般的CVD 。 2.外延的优点 减少串联电阻 简化隔离技术 消除CMOS的可控硅效应 可以根据器件的要求,随心所欲地生长,各种不同型号，不同电阻率和厚度的外延层。 CMOS电路的latch-up效应用重掺衬底加外延可以减小这效应 3.外延沉积的原理 1)反应式 SiHX1CLY+X2H2 Si+YHCL 2)主要外延生长源 3)各种源的用途比较 a：Sicl4：稳定即使反应温度高也不易产生气相反应，反应室干净，适合于IC的外延片。 b.Sihcl3：生长速度快，有利于减少自掺杂，生长温度比Sicl4低，易气相反应使钟罩不透明。 c.Sih2cl2：生长温度最低，但生长速率也低适合于减压外延。 4.外延工艺过程(SIHCL3) 装片 赶气 升温(850oC) 烘烤6’ 升温(1180o ?) HCL腐蚀 赶气 外延沉积 赶气并降温 N2赶气(3’) 取片 5.HCL腐蚀的作用 清洁表面减少缺陷 减少前工艺所引入的损伤，降低和消除晶体缺陷 HCL的腐蚀量约0.2-0.4μ，一般选用腐蚀速率为0.06μ/m 时间4’约去除0.24μ。 6.高腐蚀. 高腐蚀的目的： 腐蚀基座上的多晶硅，使以后外延时减少表面颗粒，提高表面质量。清洁系统，减少沾污，减少自掺杂。 高腐蚀速率为8-10μ/m。 高腐蚀周期约60-100μ腐蚀一次 外延工艺控制 外延参数的测定 掺杂和自掺杂 图形漂移和畸变 外延表面缺陷 减压外延 1.外延参数测定 晶体缺陷： 层错,位错,滑移线,点缺陷,颗粒 ,雾,小丘 分析手段： 显微镜、干涉相衬显微镜、 uv灯 、扫描电镜、表面沾污扫描仪 缺陷的显示 对于(111)取向： Sirtl： HF：5m CrO3=1:1 对于(100)取向： Wright：a. 45gCrO3+90mlH2O b.6gCU(NO3)+180mlH2O c.90mlHNO3+180mlHAC+180mlH a:b:c=1:1:1 染色腐蚀液：HF:HNO3:HAC=1:3:7 2)电阻率测试 三探针: n/n+ p/p+ 探针接触电阻大 四探针: p/n n/p 当在界面有低阻过渡区时测试不准 SRP: n/n+ p/p+ n/p p/n 要求知道衬底型号与取向，否则测试不准 C-V:n/n+ p/p+ n/p p/n 要求严格的表面清洁处理 Srp还可测浓度(或电阻率)与结深的关系，可看过渡区宽度，是一个很好的分析测试手段 3)厚度测试 磨角染色再用干涉显微镜测厚度 层错法： 对于(111) T=0.816L 对于(100) T=0.707L 红外测厚仪：范围0.25-200微米 精度0.02微米 滚槽法： T=(X-Y)/D 2.掺杂和自掺杂 掺杂源： N型：PH3/H2 AS3/H2 P型：B2H6/H2 掺杂方式： source%=inject% diluent%=100%-inject% 掺杂计算 ρTest/ρTarget = DNTarget/ DNTest 实际由于有自掺杂，因此实际掺杂量还应减去自掺杂的量 D总掺杂=D掺杂+D自掺杂 当D自掺量D掺杂时影响不大 当D自掺杂与D掺杂接近时,影响就明显,甚至难控制。 外延过程自掺杂的停滞层解释 外延过程中气流和杂质的走向 重掺衬底使外延电阻率降低 .自掺杂量的估算： 在重掺锑的N+衬底上外延 本征外延：陪片ρ100Ωcm N+ ρ=18Ωcm 掺杂外延： DN=60cc 陪片ρ=11Ωcm N=4.4*1014 N+ ρ=7Ωcm