十进制优先编码器.ppt

5.3.7组合逻辑电路中的竞争-冒险现象 1.竞争-冒险现象及成因 【竞争】两个输入“同时向相反的逻辑电平变化”的现象。 【竞争-冒险】因“竞争”而可能在输出产生尖峰脉冲的现象。 2.消除竞争-冒险现象的方法 （1）接入滤波电容：尖峰脉冲很窄，用很小的电容就可将尖峰削弱到 VTH 以下。 （2）引入选通脉冲：取选通脉冲作用时间，在电路达到稳定之后，输出信号不会出现尖峰。 1型冒险 0型冒险 作业 2、6、10、15、18、20 教学目的及教学要求 : 1、掌握组合逻辑电路的分析与设计方法； 2、掌握编码器、译码器、数据选择器、数据分配器、加法器与数据比较器的基本原理与典型应用。 本章重点： 1、组合逻辑电路的分析方法和设计方法 2、典型组合逻辑电路的逻辑功能和使用方法 本章难点： 1、组合逻辑电路的设计方法 2、二进制译码器和数据选择器设计组合逻辑电路的方法 建议课时：6学时 =0无论 输入状态是什么，数码管熄灭； 因此 表示译码器将本 来应该显示的零熄灭了 输入信号，称灭灯输入控制端： 输出信号，称灭零输出端： =0时，只有当输入A3～A0=0000，且灭零输入信号 =0 才给出低电平。 译码与显示电路通常连结成如下电路： 5.3.3 数据选择器 1. 数据选择器的功能：是将多路信号有选择地送到一条输出总线上去，由地址码控制所选的信号。 数据选择器功能图 2. 双四选一数据选择器74LS153 （1）74LS153的引脚功能如图所示。 ：选通控制端，低电平有效； =0时芯片被选中，处于工作状态； =1时芯片被禁止，Y=0。 当 当 用二位二进制码A1、A0作为地址码。当A1A0=00时， 选通D0通道，即Y=D0 （2）74LS153的真值表 （3）逻辑函数表达式： （4）变量功能图示 【输出特点】数据选择器输出等于选择输入译码与所选择的一位输入数据组成的最小项的与或表达式。 3.八选一数据选择器74LS151 （1）74LS151的引脚功能如图所示，74LS151具有反码输出功能。用三位二进制码A2、A1、A0作为地址码。当A2A1A0=000时，选通D0通道。 （2）74LS151的真值表 （3）74LS151的逻辑函数表达式： 4.数据选择器的应用 （1）实现多路信号的分时传送，可以通过级联扩大数据通道数。 （2）实现组合逻辑函数 【说明】 （1）用数据选择器实现组合逻辑函数时，地址译码与所选择的数据作输入变量。 （2）当逻辑函数的变量个数与数据选择器输入端个数相等时，可直接用数据选择器来实现所要实现的逻辑函数。 （3）当逻辑函数的变量个数多于数据选择器选择输入端数目时，应分离出多余变量作为数据端，将余下的变量分别有序地加到数据选择器的数据输入端。 【例5-7】用8选1数据选择器74LS151实现逻辑函数： 解：（1）用8选1数据选择器74LS151实现。 1）列出函数的卡诺图： 2）列数据选择器的卡诺图： 3）对比两个卡若图，设A2=A、A1=B、A0=C，则得： D0 = D3 = D5 = D7 = 1 D1 = D2 = D4 = D6 = 0 4）画逻辑图 5.3.3数据分配器 【数据选择器的功能】与选择器功能相反，将一路输入多路输出，又称多路分配器。由地址码决定将输入数据Ｄ送给哪１路输出。 【说明】译码器将其译码输入作地址，数据从使能控制端输入就是数据分配器。其应用于译码器相似。 数据选择器功能图 5.3.5 加法器 【功能与应用】完成二进制数相加，有半加全加之分。在计算机中，二进制数的加、减、乘、除等算术运算都是分解成加法运算进行的，加法器是构成算术运算电路的基本单元。 1.半加器（一位） 【特点】不加来自低位的进位,只加本位。 （1）半加器的真值表 （2）半加器的输出逻辑表达式 （3）半加器的逻辑图与逻辑符号 半加器可由一个异或门和一个与门组成。 半加器逻辑图 半加器符号 2.全加器（一位） （1）全加器的真值表 （2）全加器的输出逻辑表达式 整理得： （3）全加器的逻辑图与逻辑符号 全加器逻辑图 全加器符号 3.多位加法器 把多个一位全加器级联起来，实现多位加法运算。多位加法器可分为串行进位加法器和超前进位加法器。 （1）串行进位加法器（用四个一位全加器串联构成的 四位串行进位加法器） 【优点】 简单 【缺点】 慢 四位串行进位加法电路 输入输出关系： （2）超前进位加法器 【基本原理】加到第i位的进位输入信号是两个加数第i位以前各位的函数，可在相加前由A、B两数确定。 【优点】快，每1位的和及最后的进位基本同时产生。 【缺点】电路复杂。 4.集成四位超前进位加法器74LS283 A0～A3：四位数据A； B0～B