组成原理课程设计报告(浮点数加法器.docVIP

PAGE 沈阳航空航天大学 课 程 设 计 报 告 课程设计名称：计算机组成原理课程设计 课程设计题目：浮点数加法器 院（系）：计算机学院 专 业：计算机科学与技术 班 级： 学 号： 姓 名： 指导教师： 完成日期： I- 目 录 TOC \o "1-3" \h \z 第1章 总体设计方案 2 1.1 设计原理 2 1.2 设计思路 2 1.3 设计环境 3 1.3.1 硬件环境 3 1.3.2 EDA环境 3 第2章 详细设计方案 4 2.1 总体方案的设计与实现 4 2.2功能模块的设计与实现 5 2.2.1 原补转换模块的设计与实现 5 2.2.2 阶码选择模块的设计与实现 7 2.2.3 数值选择模块的设计与实现 9 2.2.4 数据移位模块的设计与实现 11 2.2.5 加法模块的设计与实现 14 2.3 总电路仿真测试 16 第3章 编程下载与硬件测试 19 3.1 编程下载 19 3.2 硬件测试及结果分析 19 参考文献 21 附 录 22 第1章 总体设计方案 1.1 设计原理 本次课程设计的题目为浮点数加法器的设计，使用Xilinx?Foundation?F3.1可编程器件开发工具软件，以及伟福COP2000试验箱实现目的设计。具体要求为必须用基本逻辑门实现，浮点数的长度固定。根据所学可知，浮点数共由两部分组成。第一部分是阶码，第二部分是数据。这两部分又分别分为两部分。阶码由阶符和数值组成，数据由数符和数字组成。 由于在计算机的存储和运算中，数据由补码表示。故首先应将输入的原码转化为补码。在此过程中，正数保持不变，负数则对除符号位以外的各位按位取反，再进行加1操作。然后对两数的阶码进行运算，决定移位的次数和结果的阶码。在移位时，对正数进行补0操作，对负数则进行补1操作。再对移位后的数据视为定点数进行相加运算。进而实现浮点数相加的功能。最后再将得到的结果转化为原码，进行输出。 设计思路 按照课设题目要求及原理图，先设计出电路的具体模块图，浮点数加法器的设计共包含如下五个模块： 原补转换模块 阶码选择模块 数值选择模块 数据移位模块 超前进位加法模块 在五个部分中分别设计实现相应功能的器件，包括二选一数据选择器等。在连接具体电路时配合门电路以达到预期效果。浮点数加法器的底层、顶层的设计都采用原理图设计输入方式，经编译、调试后形成zyks.bit文件并下载到XCV200可编程逻辑芯片中，经硬件测试验证设计的正确性。 设计环境 1.3.1 硬件环境 ?伟福COP2000型计算机组成原理实验仪 COP2000计算机组成原理实验系统由实验平台、开关电源、软件三大部分组成实验平台上有寄存器组R0-R3、运算单元、累加器A、暂存器B、直通/左移/右移单元、地址寄存器、程序计数器、堆栈、中断源、输入/输出单元、存储器单元、微地址寄存器、指令寄存器、微程序控制器、组合逻辑控制器、扩展座、总线插孔区、微动开关/指示灯、逻辑笔、脉冲源、20个按键、字符式LCD、RS232口。系统在实验时即使不借助PC 机，也可实时监控数据流状态及正确与否, 实验系统的软硬件对用户的实验设计具有完全的开放特性，系统提供了微程序控制器和组合逻辑控制器两种控制器方式， 系统还支持手动方式、联机方式、模拟方式三种工作方式，系统具备完善的寻址方式、指令系统和强大的模拟调试功能。 1.3.2 EDA环境 ?Xilinx foundation f3.1设计软件 Xilinx foundation f3.1是Xilinx公司的可编程期间开发工具，该平台功能强大，主要用于百万逻辑门设计。该系统由设计入口工具、设计实现工具、设计验证工具三大部分组成。 设计入口工具用于接收各种图形或文字的设计输入，并最终生成网络表文件。设计实现工具用于将网络表转化为配置比特流，并下载到器件。设计验证工具用来对设计中的逻辑关系及输出结果进行检验，并分析各个时序限制的满足情况。 ?COP2000集成调试软件 COP2000 集成开发环境是为COP2000 实验仪与PC 机相连进行高层次实验的配套软件，它通过实验仪的串行接口和PC 机的串行接口相连，提供汇编、反汇编、编辑、修改指令、文件传送、调试FPGA 实验等功能，该软件在Windows 下运行。 第2章 详细设计方案 2.1 总体方案的设计与实现 本课设要求控制信号可以采用外部开关输入或用VHDL语言编写的控制器输出的控制信号，其他部分可以调用系统资源库中的器件；必须用基本的逻辑门实现，然后封装。通过设计和