65nm以下CMOS镍硅化物中镍过度扩散的工艺优化.pdfVIP

引 言 在半导体制造业中，金属硅化物被广泛应用于源、漏、栅极与金属之间的低 电阻接触，在大规模CMOS集成电路器件技术中起着非常重要的作用。低电阻值 的金属，很早就被采用为MOSFET的栅电极材料。如沟道长度在2微米以上，栅 极氧化层厚度在数百埃以上时，铝栅极的应用相当普遍。后来，由于离子注入工 艺的出现，铝不耐高温而被淘汰。这是因为离子注入后通常需要经过1000多摄 氏度的高温处理才能修复晶格损伤并激活注入的元素。高掺杂多晶硅具耐高温以 及保有较好的栅氧化硅质量而成主流。但因其电阻率太高，大于400p Q·cm， 在亚微米时代又被电阻率低一个数量级以上的多晶硅一金属硅化物取代。多晶硅一 金属硅化物为叠层结构，在多晶硅上再沉积一层低电阻值的金属硅化物。目前自 逻辑集成电路的关键制造工艺之一。随着晶体管集成度越来越高，器件尺寸越来 越小，自对准金属硅化物也经历了由硅化钛到硅化钴，再到硅化镍的转变。在 O．35和0．25微米CMOS工艺中，大都采用硅化钛。但0．25微米以下工艺中，由 于硅化钛有严重的线宽效应，即当线宽或接触面积变窄时，硅化钛无法实现充分 相变，接触电阻会显著增加。人们转而使用硅化钴。在O．18微米至90纳米CMOS 工艺中，硅化钴得到了普遍应用。进入65以及45纳米技术节点以后，硅化钴也 开始显现出线宽效应[1]。人们开始寻求使用镍作为接触材料。因为镍硅化物即 使在30纳米以下都没有出现线宽效应[2，3]。 镍硅化物的制备仍然沿用之前金属硅化物类似的两步退火工艺，但是由于镍 硅化物在高温下不稳定，对工艺的控制和整合提出了更高的要求。镍硅化物随着 温度的升高会具有不同的相组成。低温时首先形成的是高电阻率的Ni2Si相，随 着温度的升高，我们最希望得到的低电阻率的NiSi相开始出现。但NiSi相在高 温下不稳定，在高于700℃左右时会因为团聚和相变而生成高电阻率的NiSi2相。 这也对随后的后端工艺中各个步骤的最高温度产生了限制。通常在镍中掺入少量 其他元素如铂、钯等，能提高NiSi的高温稳定性[5—19]。但由于在高温(不能太 低，必须保证产生足够的硅化物)退火形成镍硅化物的过程中，镍是主要的扩散 元素，仅仅添加铂并不一定可以完全避免镍的过度扩散。其表现就是有少量镍原 子钻入硅(主要是源漏区)深处，导致接触面漏电流的增大，给器件性能带来很 大的影响，甚至导致产品失败。 作者在工作过程中，就遇到了镍过度扩散的问题。本文就是结合65纳米以 下镍硅化物工艺的实际内容，通过优化镍硅化物形成过程中的参数，来形成稳定 的NiSi，又避免镍过度扩散导致的漏电流，提升产品良率，改善产品可靠性。 3 第一章半导体硅化物工艺现状 第一节集成电路的发展趋势 CMOS集成电路基本上遵循着摩尔定律在不停地高速发展。即器件的关键尺寸 越来越小，集成度越来越高，器件性能却成倍增加。为满足人们对器件的更高要 求，金属硅化物工艺也在不断地演变和发展。自对准金属硅化物工艺开发主要目 的在于降低栅、源、漏极的电阻值。 目前，CMOS生产工艺中使用的金属硅化物主要有硅化钛、硅化钴和硅化镍。 在O．35和0．25微米工艺中，大都采用硅化钛。但O．25微米以下工艺中，由于 硅化钛有严重的线宽效应人们转而使用硅化钴。在O．18微米至90纳米工艺中， 普遍应用硅化钴。进入65以及45纳米技术节点以后，硅化钻也变得不能满足先 进工艺的要求。其一，源漏区的尺寸越来越小，硅化钴开始显现线宽效应，即接 触电阻急剧增加；其二，由于掺杂深度也不断变浅，硅化钴形成过程中对表面高 掺杂硅的过多消耗无法再容忍；其三，硅化钴的退火温度通常在700~800℃以上， 容易导致掺杂离子在硅化物形成过程中的二次扩散。人们转而使用硅化镍作为接 触材料。镍硅化物即使在30纳米以下也没有出现线宽效应。而且硅化镍退火温 度也有了明显降低(<600℃甚至更低)，可以有效地抑制掺杂离子在硅化物形成过 程中的二次扩散，这样就大大减少了对器件已形成的超浅结的破坏。另外，硅化 镍的形成过程对源／漏硅的消耗较少，相同厚度的镍消耗的硅大约只有相同厚度 钴消耗量的一半。但是硅化镍对工艺的控制和整合也提出了更高的要求。这是因 为镍硅化物在高温下不稳定，镍硅化物会随着温度的升高具有不同的化学组成。 形成稳定的低电阻NiSi(1：1)相是镍硅化物工艺的最大挑战。 图