拉扎维模拟CMOS集成电路设计第二章的作业的答案的详解完整版.ppt

第二章 作业答案;2.1、W/L=50/0.5，假设|VDS|=3V，当|VGS|从0上升到3V时，画出NFET和PFET的漏电流VGS变化曲线 解： ;PMOS管： 假设阈值电压VTH= -0.8V,不考虑亚阈值导电 当| VGS | <0.8V 时，PMOS管工作在截止区，则ID=0 当| VGS | ≥0.8V时， PMOS管工作在饱和区，PMOS管的有效沟道长度Leff=0.5-2LD，则;2.2 W/L=50/0.5, |ID|=0.5mA，计算NMOS和PMOS的跨导和输出阻抗，以及本证增益gmro 解：本题忽略侧向扩散LD;2.3 导出用ID和W/L表示的gmro的表达式。画出以L为参数的gmro~ID的曲线。注意λ∝L;2.4 分别画出MOS晶体管的ID~VGS曲线。a) 以VDS作为参数；b)以VBS为参数，并在特性曲线中标出夹断点;2.5 对于图2.42的每个电路，画出IX和晶体管跨导关于VX的函数曲线草图，VX从0变化到VDD。在(a)中，假设Vx从0变化到1.5V。 （VDD=3V）;(a)综合以上分析;(b) λ=γ=0, VTH=0.7V;当VX≥1.2V时,MOS管工作在饱和区;(C) λ=γ=0, VTH=0.7V;(d) λ=γ=0, VTH=-0.8V;当VX>1.9V时，MOS管S与D交换;(e) λ=0,;当VX>1.82V时，MOS管工作在线性区 ？？？？;2.7 对于图2.44的每个电路，画出Vout关于Vin的函数曲线草图。Vin从0变化到VDD=3V。 解：;2.7 (b) λ=γ=0 , VTH=0.7V;2.7 (c) λ=γ=0 , VTH=0.7V;2.7 (d) λ=γ=0 , VTH=-0.8V;2.9 对于图2.46的每个电路，画出IX和VX关于时间的函数曲线图。C1的初始电压等于3V。;当VX< Vb-0.7时，M1工作在线性区，则;2.9 (b) λ=γ=0 , VTH=0.7V;2.9 (c) λ=γ=0 , VTH=0.7V;2.9 (d) λ=γ=0 , VTH=0.7V;2.9 (e) λ=γ=0 , VTH=0.7V;2.13 MOSFET的特征频率(transit frequency) fT，定义为源和漏端交流接地时，器件的小信号增益下降为1的频率。 证明 注意：fT不包含S/D结电容的影响;2.13(b) 假设栅电阻RG比较大，且器件等效为n个晶体管的排列，其中每个晶体管的栅电阻等于RG/n。证明器件的fT与RG无关，其特征频率仍为;;2.13(c) 对于给定的偏置电流，同过增加晶体管的宽度（因此晶体管的电容也增加）使工作在饱和区所需的漏-源电压最小。利用平方率特性证明;2.16 考虑如图2.50所示的结构，求ID关于VGS和VDS的函数关系，并证明这一结构可看作宽长比等于W/(2L)的晶体管。假设λ=γ=0;2.16 第二种情况： M1工作在线性区， M2工作在饱和区;2.16 上面讨论，可知： (1)M2工作在饱和区，则电流满足平方关系 (2) M2工作在线性区，则电流满足线性关系;2.17 已知NMOS器件工作在饱和区。如果(a) ID恒定，(b)gm恒定，画出W/L对于VGS-VTH的函数曲线。;2.18 如图2.15所示的晶体管，尽管处在在饱和区，解释不能作为电流源使用的原因。;2.27 已知NMOS器件工作??亚阈值区，ξ为1.5，求引起ID变化一个数量级所需的VGS的变化量。如果ID=10μA，求gm的值;2.28 考虑VG=1.5V且VS=0的NMOS器件。解释如果将VD不断减小到低于0V或者将Vsub不断增大到0V以上，将会发生什么情况？;THE END!THANK YOU!;