组合逻辑电路讲义.ppt

* (三) 应用 可用来设计组合逻辑电路 例如用四选一数据选择器实现异或逻辑： Z=A B +A B A A1, B A0, Z Y 对比上两式得： D0=D3=0 , D1=D2=1 也可用真值表： A(A1) B(A0) Z Y 0 0 0 D0 0 1 1 D1 1 0 1 D2 1 1 0 D3 可见数据选择器地址端的个数等于能实现的逻辑函数包含变量的个数。 D3 A0 A1 B A Z Y D1 D0 D2 1 S 1. Z= A B + A B= A1 A0 + A1 A0 1. Z= A B + A B= A1 A0 + A1 A0 1. Z= A B + A B= A1 A0 + A1 A0 Y= A1A0 D0+A1A0D1+A1A0D2+A1A0D3 D3 A0 A1 B A Z Y D1 D0 D2 S * 还可以实现变量数比地址端数大1的逻辑函数。 例如，用4选1数据选择器实现交通灯判别电路。 R A G Z 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 令R—A1, A—A0, Z—Y Y D0 D1 D2 D3 由右面的真值表可求出： D0=G D1=D2=G D3=1 A R Z G 1 1 A0A1 S D0D1D2D3 Y * 若用公式法，要将Z写成包含变量R,A最小项的与—或式。 D0 D1 D3 Z = Y = (RA)G + (RA)G + (RA)G + (RA) · 1 D2 1 0 1 1 + 0 1 1 1 1 1 1 1 0 0 1 0 四. 加法器 实现二进制数的加法运算。 * （一）一位加法器 1.半加器 将两个一位二进制数相加，给出和数和进位。 S CO A B CI 将三个一位二进制数相加，给出和数和进位。 2. 全加器 * 全加器的输出函数有多种形式，例如，在卡诺图中圈1： S = A B CI C0= AB + A CI + B CI * （二）多位加法器 1.串行进位加法器 特点：电路简单，但速度慢。 2.超前进位加法器 思路：将各位的CO均用输入的AiBi 表示。 S = A B CI C0= AB + A CI + B CI COi=AiBi + (Ai+Bi)CIi CIi = COi-1 COi=AiBi + (Ai+Bi)COi-1 递推下去就可将所有的COi和Si都表示成Ai和Bi的函数。 * 4位超前进位加法器74LS283特点： 电路复杂； 速度快 * （三）应用 设计组合电路———用在加（减）某一常数的场合。 例如：将8421-BCD码转换为 余3码。 分析：只要在8421码上加常数3即可。 加上3--0011 输入8421码 输出余3码 * Y(AB)= A B 五、数值比较器 （一）一位数值比较器 功能：比较两个二进制数的大小。 Y(AB)= A B Y(A=B)= A B A B （二）多位数值比较器—4位 a3 a2 a1 a0 b3 b2 b1 b0 从高位比起 ＋ I(AB) 若只比较四 位，可使： I(AB) =0; I(A=B) =1; I(AB) =1。 若增加附加输入端I(AB) 、I(A=B)、 I(AB)，则函数式将增加为： 逻辑图 * （三）逻辑功能的扩展 例如：用CC14585构成8位数值比较器。 显然，需要2片CC14585。用片（1）比较低4位；片（2）比较高4位。比较结果由片（2）输出。 而高位比较器的扩展输入端只要和低位的相应输出端相连即可。当然也可令 I(AB)=1。 对于片（1），前面通过分析CC14585函数式已得出，只比较四位时应使I(AB)=0, I(A=B)=I(AB)=1。 * 4 组合逻辑电路中的竞争—冒险现象 一、竞争—冒险现象及其成因 本节研究的是：当输入信号发生变化而输出信号还没完全稳定下来这段时间里电路的行为。 波形图说明：当门电路的两个输入信号同时向相反的逻辑电平跳变（一个由1 变为0，另一个由0 变为1）时，输出端有可能出现尖峰脉冲;当然，也可能不出现尖峰脉冲