电子技术基础数字部分第五版(康华光)--存储器、复杂可编程逻辑器和现场可编程门阵列.ppt

C I3 I2 I1 I0 二进制码 O3O2O1O0 格雷码 C I3 I2 I1 I0 格雷码 O3O2O1O0 二进制码 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 1 1 0 0 1 0 0 0 1 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 1 0 1 0 1 1 1 1 0 1 0 1 0 1 1 0 0 0 1 1 0 0 1 0 1 1 0 1 1 0 0 1 0 0 0 0 1 1 1 0 1 0 0 1 0 1 1 1 0 1 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 0 1 1 1 1 0 1 0 0 1 1 1 0 1 1 1 0 0 1 1 1 1 0 0 1 0 1 0 1 1 1 1 1 1 0 1 0 1 1 0 0 0 1 0 1 1 1 1 1 0 1 1 0 1 1 1 1 0 1 0 1 1 0 0 1 0 1 0 1 1 1 0 0 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 1 1 0 1 0 0 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 0 1 1 1 1 1 1 0 1 0 用ROM实现二进制码与格雷码相互转换的电路 * ppt课件 C (A4) I3 I2 I1 I0 (A3A2A1A0) 二进制码 O3O2O1O0 (D3D2D1D0) 格雷码 C (A4) I3 I2 I1 I0 (A3A2A1A0) 格雷码 O3O2O1O0 (D3D2D1D0) 二进制码 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 1 1 0 0 1 0 0 0 1 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 1 0 1 0 1 1 1 1 0 1 0 1 0 1 1 0 0 0 1 1 0 0 1 0 1 1 0 1 1 0 0 1 0 0 0 0 1 1 1 0 1 0 0 1 0 1 1 1 0 1 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 0 1 1 1 1 0 1 0 0 1 1 1 0 1 1 1 0 0 1 1 1 1 0 0 1 0 1 0 1 1 1 1 1 1 0 1 0 1 1 0 0 0 1 0 1 1 1 1 1 0 1 1 0 1 1 1 1 0 1 0 1 1 0 0 1 0 1 0 1 1 1 0 0 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 1 1 0 1 0 0 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 0 1 1 1 1 1 1 0 1 0 C=A4 I3 I2 I1 I0=A3A2A1A0 O3O2O1O0=D3D2D1D0 * ppt课件 用ROM实现二进制码与格雷码相互转换的电路 * ppt课件 7.2 随机存取存储器（RAM） 7.2.1 静态随机存取存储器(SRAM) 7.2.2 同步静态随机存取存储器（SSRAM） 7.2.4 存储器容量的扩展 7.2.3 动态随机存取存储器 * ppt课件 7.2 随机存取存储器（RAM） 7.2.1 静态随机存取存储器(SRAM) 1 SRAM 的本结构 CE OE WE =100 高阻 CE OE WE =00X 输入 CE OE WE =010 输出 CE OE WE =011 高阻 * ppt课件 SRAM 的工作模式 工作模式 CE WE OE I / O 0 ~ I / O m - 1 保持 (微功耗) 1 X X 高阻 读 0 1 0 数据输出 写 0 0 X 数据输入 输出无效 0 1 1 高阻 * ppt课件 1. RAM存储单元 静态SRAM(Static RAM) 双稳态存储单元电路 列存储单元公用的门 控制管，与读写控制电路相接 Yi ＝1时导通 本单元门控制管:控制触发器与位线的接通。Xi =1时导通 来自列地址译码器的输出 来自列地址译码器的输出 * ppt课件 1