《数字逻辑》试.doc免费

《数字逻辑》试卷 一、是非题 1 采用GAL芯片可实现各种组合逻辑电路和时序逻辑电路功能。（ ） 2、可化简为A+B+C。（ ） 3、只要是电路功能正确，就不会有竞争-冒险现象。（ ） 4、移位寄存不具有串并行转换的功能。（ ） 5、由逻辑门构成的电路一定是组合逻辑电路。（ ） 6、边沿JK触发器输出由0变为1，其对J、K的要求必须分别是1、0。（ ） 7、ISP技术特点是可以不用编程器。（ ） 8、异步计数器一般结构比同步计数器简单，但速度比同步计数器慢。（ ） 9、设计多位并行加法器时，采用先行进位方法的目的是提高运算速度。（ ） 10、直接对模拟量进行处理的电子线路称为数字电路。（ ） 二、填空题 1、BCD余3码100001011001对应的十进制数 　　　 ，转换成二进制数是 ，表示成BCD8421码是 　　 。 2、门电路的输入、输出高电平赋值为 ，低电平赋值为 ，这种关系称为负逻辑关系。 3、的反函数是 ，对偶函数是 。 4、消除组合逻辑电路中险象的常用方法有： 、 、 。 5、数字逻辑电路可分为 和 两大类。 6、一个逻辑函数，如果有n个变量，则有 个最大项，两个不同最大项之和为 。 7、施密特触发器输入由低到高与由高到低变化的阈值电压不同，这种特性称为施密特触发器的________特性。 8、A/D转换的基本步骤是_______、_______、_________和编码。 9、目前生产和使用的可编程逻辑器件主要有FPLA、 、 、 、FPGA和ISP等。 10、三态门的三种输出状态是0、1和 。 三、选择题 1、以下几种A/D转换器中，转换速度最快的是（ ） A、并联比较型A/D转换器 B、双积分型A/D转换器 C、逐次渐近型A/D转换器 D、计数型A/D转换器 2、属于组合逻辑电路的部件是（ ） A、编码器 B、寄存器 C、触发器 D、计数器 3、下面逻辑式中，不正确的是( )。 5、Mealy型时序电路的输出（ ） A、仅决定于电路的现态 B、仅与当前外输入有关 C、既与现态也与外输入有关 D、与现态和外输入均无关 6、一个8位D/A转换器的分辩率是（ ） A、 B、 C、 D、 7、同步时序电路和异步时序电路比较，其差异在于后者（ ） A、没有稳定状态 B、没有统一的时钟脉冲控制 C、没有触发器 D、输出只与内部状态有关 8、JK触发器Q端在CP作用下实现1转换为0，对输入信号JK的要求为（ ） A、1X B、X0 C、00 D、X1 9、下列触发器，没有约束条件的是（ ） A、基本RS触发器 B、同步RS触发器 C、主从RS触发器 D、边沿JK触发器 10、一个8位D/A转换器的最小输出电压增量为0.01V，当输入代码，输出电压为（ ）V A、1.28 B、1.54 C、0.03 D、1.56 四、将下列函数化简为最简与或式 五、用与非门设计举重裁判电路，有A、B、C、D四个裁判，A为主裁判，只有当主裁判同意，并有其它一个或一个裁判以上同意，才算通过。 六、某一RAM256*8，示意如下，用2片该RAM扩展成512*8，试画出其连线图。 七、画出下图所示电路的状态图。能否自启动？ 八、试用下降沿触发的JK触发器设计一个同步时序电路，其状态图如下图所示： 《数字逻辑》期末模拟试卷 参考答案 一、是非题 1 2 3 4 5 6 7 8 9 10 √ √ ⅹ ⅹ ⅹ ⅹ √ ⅹ √ ⅹ 二、填空题 1、 　　526　 1000001110 0101，0010，0110 　　 2、 0 1 3、 4、 接入滤波电容 引入选通脉冲 修改逻辑设计 5、 组合逻辑电路 时序逻辑电路 6、 2n 1 7、 ___滞回 _____  8、 ___取样_ ___ _ 保持 ____