第四章 时序逻辑电路.ppt

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * reg [2:0] cnt; reg fout; always @(posedge clkin ) begin if(cnt == 7) cnt =0; else cnt = cnt + 1; if (cnt 4) fout = 1b1; else fout = 1b0; end endmodule 作业：输入1M赫兹，输出1K赫兹 应用 × × × × 1 CP （1） 实现同步二进制加计数 1 1 1 L L L L A B C D 计 数 保 持 保 持 L × × × × × × × × H L × × ↑ A B C D H H H H ↑ × × × × H H L × × × × × × H H × L × × × × × Rd LD ET EP CP D0 D1 D2 D3 Q0 Q1 Q2 Q3 计数输出 0000 0001 0100 0011 0010 1010 1001 1000 0111 0110 0101 1111 1110 1101 1100 1011 Q3Q2Q1Q0 4.4 计数器 （2）构成N 进制计数器 ◆ 同步置数法 ◆ 反馈清零法 4.4 计数器 例1 采用“反馈清零法”实现同步10进制加计数 0001 0100 0011 0010 1001 1000 0111 0110 0101 0000 1 0 0 1 0 0 0 0 出现一瞬间 4.4 计数器 1010 0001 0100 0011 0010 1001 1000 0111 0110 0101 0000 0 1 0 1 0 0 0 0 0 1 4.4 计数器 波形图： 1 0 0 0 1 1 0 0 0 0 1 0 1 0 1 0 0 1 1 0 1 1 1 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 4.4 计数器 例2 采用“同步置数法”，用74161构成十进制加计数器 0000 0001 0100 0011 0010 1001 1000 0111 0110 0101 1101 1100 1011 1010 1111 1110 1 0 0 1 0 0 0 0 0 思考：校验一下能否自启动 4.4 计数器 1.确定计数器的状态转换图； “同步置数法”构成N进制计数器步骤： 2.根据计数器的初态确定并行数据输入端的连接； 3.根据计数器的终态确定与非门输入端的连接。 4.4 计数器 CP 1 1 1 试用74161构成24进制计数器 16 7 0 0 例3 试用两片74161构成100进制计数器 1 1 1 1 0 0 0 0 方法一：先用两片74161构成256进制计数器，然后再用“同步置数”法构成100进制计数器。 4.4 计数器 复习：用数据选择器构成 例4：设计一个产列码的序列信号发生器。 4.4 计数器 序列信号：按一定规则排列的周期性串行二进制码 （2）按要求设计组合输出电路。 方法二：计数器+组合输出电路 （1）根据序列码的长度S设计模S计数器，状态可以自定； 4.4 计数器 第一步：设计计数器 设定有效状态为Q3Q2Q1Q0=0100～1111 第二步：设计组合电路 D C B A L 0 0 0 0 × 0 0 0 1 × 0 0 1 0 × 0 0 1 1 × 0 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1