ch3组合逻辑课件.ppt

（2）逻辑表达式 CO=AB+B CI+ACI 3.5 加 法 器 （3）全加器逻辑电路图和逻辑符号 3.5 加 法 器 3.5 加 法 器 思考：一位半加器能构成N位的加法器吗？ 结论：半加器没有考虑来自低位的进位，无法构成N位的加法器。 3. N位加法器 ◆ 功能：实现N位二进制数相加 ◆ 按实现方法分类：串行进位加法器、超前进位加法器 （1）串行进位加法器 低位全加器进位输出 高位全加器进位输入 3.5 加 法 器 （2）超前进位加法器 进位位直接由加数、被加数和最低位进位位CI0形成。 3.5 加 法 器 （2）超前进位加法器 定义进位生成函数Gi=AiBi 和进位传递函数Pi=Ai+Bi 。 3.5 加 法 器 （2）超前进位加法器 3.5 加 法 器 （3）4位加法器的Verilog代码 module add4b(A,B,CIN,S,COUT); input[3:0] A; input[3:0] B; input CIN; output[3:0] S; output COUT; wire[4:0] CRLT; assign CRLT = {1b0,A} + {1b0,B} + {4b0000,CIN}; assign S = CRLT[3:0]; assign COUT = CRLT[4]; endmodule 3.5 加 法 器 ★74LS283逻辑符号 加数 被加数 和 低位进位 进位 3.5 加 法 器 5. 加法器的应用 例：试用四位加法器实现8421BCD码至余3BCD码的转换。 N位加法运算、代码转换、减法器、十进制加法 解：余3码比8421码多3，因此： 3.5 加 法 器 3.6 竞争与冒险 冒险现象的识别 竞争、冒险及其产生原因 冒险现象的消除 在输出端产生尖峰干扰 1.竞争、冒险及其产生原因 3.6 竞争与冒险 竞争： 冒险： 信号经由不同的途径到达某一会合点的时间有先有后 由于竞争而引起电路输出发生瞬间错误现象。 3.6 竞争与冒险 这部分有问题 3.6 竞争与冒险 当组合逻辑输出用做以下功能时必须加以注意 触发器的异步清零端 触发器的异步置数端 触发器的时钟端 锁存器的时钟端 代数法 当函数表达式可以化成： 即含有互补变量，A变量变化可能引起冒险。 卡诺图法 A BC 0 1 00 01 11 10 0 0 0 0 1 1 1 1 如函数卡诺图上有包围圈相切，且相切处又无其他圈包含，则可能有险象。 2. 冒险现象的识别 3.6 竞争与冒险 （1）利用冗余项 只要在卡诺图两圈相切处增加一个圈（冗余），就能消除冒险。 由此得函数表达式为： 0 0 0 0 A BC 0 1 00 01 11 10 1 1 1 1 有一逻辑函数F=AC+BC，其卡诺图为： 冗余项 3. 冒险现象的消除 3.6 竞争与冒险 2.取样法 电路稳定后加入取样脉冲，在取样脉冲作用期间输出的 信号才有效，可以避免毛刺影响输出波形。 加取样脉冲原则：输出级为或（非）门，采用负脉冲；输出级为与（非）门，采用正脉冲。 3.6 竞争与冒险 例1：已知逻辑函数真值表，请用二输入与非门实现该逻辑函数（要求与非门的数量不超过8），并分析竞争冒险现象。 3.6 竞争与冒险 A B C D Y A B C D Y 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 1 0 0 1 1 1 1 0 1 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 3.6 竞争与冒险 进一步优化 3.6 竞争与冒险 什么时候产生竞争冒险？ 3.6 竞争与冒险 当BCD=111时 3.6 竞争与冒险 3.6 竞争与冒险 实测波形 3.6 竞争与冒险 如何消除竞争冒险？ 重点难点 重点： ? 组合逻辑电路的概念 ? 组合逻辑电路的分析与设计方法 ? 常用组合模块的功能及应用 难点： ? 灵活运用模块进行电路设计 ? 组合电路的竞争与冒险的判断与消除 编码器、译码器、数据选择器、比较器和加法器码等。 任何时刻的输出仅决定于当时的输入，而与电路原来的状态无关；它由基本门构成，不含存贮电路和记忆元件，且无反馈线。 根据已经给定的逻辑电路，描述其逻辑功能。 根据设计要求构成功能正确、经济、可靠的电路 ● 组合电路 ● 组合电路的分析 ● 组合电路的设计 ● 常用的中规模组合逻辑电路 本章小结 * * （3）逻辑函数最小项发生器 如果将一逻辑函数的输入变量加