数字电路与逻辑设计模拟试卷一及答案.docVIP

《数字电路与逻辑设计》模拟试卷一 第 PAGE 4 页 共 NUMPAGES 5 页 《数字电路与逻辑设计》模拟试卷一 第 PAGE 3 页 共 NUMPAGES 5 页 北京语言大学网络教育学院 《数字电路与逻辑设计》模拟试卷一 注意： 1.试卷保密，考生不得将试卷带出考场或撕页，否则成绩作废。请监考老师负责监督。 2.请各位考生注意考试纪律，考试作弊全部成绩以零分计算。 3.本试卷满分100分，答题时间为90分钟。 4.本试卷分为试题卷和答题卷，所有答案必须答在答题卷上，答在试题卷上不给分。 一、【单项选择题】(本大题共20小题，每小题2分，共40分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。 1、对于钟控RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为（ A ）。 [A] RS=X0 [B] RS=0X [C] RS=X1 [D] RS=1X 2、以下各电路中，（ B ）可以产生脉冲定时。 [A] 多谐振荡器 [B] 单稳态触发器 [C] 施密特触发器 [D] 石英晶体多谐振荡器 3、下列逻辑电路中为时序逻辑电路的是（ C ）。 [A] 变量译码器 [B] 加法器 [C] 数码寄存器 [D] 数据选择器 4、同步时序电路和异步时序电路比较，其差异在于后者（ B ）。 [A] 没有触发器 [B] 没有统一的时钟脉冲控制 [C] 没有稳定状态 [D] 输出只与内部状态有关 5、当用专用输出结构的PAL设计时序逻辑电路时，必须还要具备有（ A ）。 [A] 触发器 [B] 晶体管 [C] MOS管 [D] 电容 6、能将输出端直接相接完成线与的电路有（ C ）。 [A] TTL与门 [B] 或门 [C] 三态门 [D] 三极管非门 7、TTL与非门的多余脚悬空等效于（ A ）。 [A] 1 [B] 0 [C] Vcc [D] Vee 8、以下哪一条不是消除竟争冒险的措施（ B ）。 [A] 接入滤波电路 [B] 利用触发器 [C] 加入选通脉冲 [D] 修改逻辑设计 9、主从触发器的触发方式是（ D ）。 [A] CP=1 [B] CP上升沿 [C] CP下降沿 [D] 分两次处理 10、组合型PLA是由（ A ）构成。 [A] 与门阵列和或门阵列 [B] 一个计数器 [C] 一个或阵列 [D] 一个寄存器 11、下列四个数中，最大的数是（ B ）。 [A] (AF)16 [B] (001010000010)8421BCD [C] 2 [D] (198)10 12、触发器有两个稳态，存储8位二进制信息要（ B ）个触发器。 [A] 2 [B] 8 [C] 16 [D] 32 13、下列门电路属于双极型的是（ A ）。 [A] OC门 [B] PMOS [C] NMOS [D] CMOS 14、用异步I/O输出结构的PAL设计逻辑电路，它们相当于（ A ）。 [A] 组合逻辑电路 [B] 时序逻辑电路 [C] 存储器 [D] 数模转换器 15、要构成容量为4K×8的RAM，需要（ D ）片容量为256×4的RAM。 [A] 2 [B] 4 [C] 8 [D] 32 16、74LS160十进制计数器它含有的触发器的个数是（ C ）。 [A] 1 [B] 2 [C] 4 [D] 6 17、ROM电路由地址译码器和存储体构成，若译码器有十个地址输入线，则最多可（ C ）个字。 [A] 10 [B] 102 [C] 210 [D] 104 18、n级触发器构成的环形计数器，其有效循环的状态数为（ A ）。 [A] n个 [B] 2n个 [C] 2n-1个 [D] 2n个 19、Moore和Mealy型时序电路的本质区别是（ A ）。 [A] 没有输入变量 [B] 当时的输出只和当时电路的状态有关，和当时的输入无关 [C] 没有输出变量 [D] 当时的输出只和当时的输入有关，和当时的电路状态无关器 20、相同计数模的异步计数器和同步计数器相比，一般情况下（ A ）。 [A] 驱动方程简单 [B] 使用触发器的个数少 [C] 工作速度快 [D] 以上说法都不对 二、【填空题】（本大题共10小题，每小题2分，共20分；请将答案填写在答题卷相应题号处） 21、（11111012=（ 7D.4F ）16，（6840）10=（ 110100001000000 ）8421BCD 22、对160个符号进行二进制编码，则至少需要（