贺州学院数电第五触发器.pptVIP

第五章 触发器 5.1 概述 5.2 SR锁存器(基本RS触发器） 一、电路结构与工作原理 二、动作特点 在任何时刻，输入都能直接改变输出的状态。 例： 5.3 电平触发的触发器 一、用于记忆1位二进制信号 5.3 电平触发的触发器 一、电路结构和工作原理 二、动作特点 在CLK=1的全部时间里， S和R的变化都将引起输出状态的变化。 5.4 脉冲触发的触发器 一、电路结构与工作原理 (5) 列出真值表 二、脉冲触发方式的动作特点 5.5 边沿触发的触发器 为了提高可靠性，增强抗干扰能力， 希望触发器的次态仅取决于CLK的下降沿（或上升沿）到来时的输入信号状态，与在此前、后输入的状态没有关系。 一、电路结构和工作原理 利用CMOS传输门的边沿触发器 5.6 触发器的逻辑功能及其描述方法 5.6.1 触发器按逻辑功能的分类 时钟控制的触发器中 由于输入方式不同（单端，双端输入）、次态（ ）随输入变化的规则不同 一、SR触发器 二、JK触发器 三、T触发器 四、D触发器 2.逻辑关系口诀： 00保持，相异看J端，11翻转 1 0 1 1 0 1 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 0 0 3.状态转换图 * * * 主要内容： 触发器的电路结构和动作特点 触发器的逻辑功能及描述方法 能存储一位二值信号的器件称为存储单元电路.存储单元电路大多是双稳态电路. 双稳态电路特点: ①具有两个稳定状态,用0 和1表示,在无外信号作用时, 电路长期处于某个稳定状态，这两个稳定状态可用来 表示一位二进制代码。 ②它有一个或多个输入端，在 外加信号激励下，可使 电路从一个状态转换成另一个状态。 两类存储单元电路 ： (1) 锁存器 (2) 触发器 锁存器: 直接由输入信号控制电路状态的存储单元. 触发器: 除输入信号外,还包含一个称为时钟的控制信号 输入端.输入信号和时钟一起控制电路的状态. 锁存器和触发器工作波形示意图: Reset Set Q Set Reset Clock Q S R Q Q’ S R Q Q’ C 1 0 0 1 1 1 0 1 1 1 1 0 0 1 0 1 0 1 0 0 1 0 0 0 现态Q:表示输入信号作用前，器件的输出状态 次态Q*:表示输入信号作用后，器件的输出状态 0① 0① 0 0 1 1 1 0 与非门构成的SR锁存器工作原理 1 0 结论：由于R’D=0，不论原来触发器Q为0还是1状态，都有Q*=0，这种情况称将触发器置0或复位。R’D端称为触发器的置0端或复位端。 置0 0 1 ①R ′ D=0、S ′ D=1 0 1 0 1 0 0 0 1 现态Q=0,次态Q*= 0 现态Q=1,次态Q*= 0 0 1 结论：由于S ′ D=0，不论触发器原来Q为0还是1，都有Q*=1，这种情况称将触发器置1或置位。S ′ D端称为触发器的置1端或置位端。 置1 1 0 现态Q=0,次态Q*= 1 现态Q=1,次态Q*= 1 ② R ′ D=1、S ′ D=0 1 1 0 1 1 0 0 1 1 1 结论：触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。 保持 1 1 现态Q=0,次态Q*= 0 现态Q=1,次态Q*= 1 ③ R ′ D=1、S ′ D=1 1 1 1 1 0 0 1 1 0 0 1 1 ？ 结论： R ′ D =0、 S ′ D =0时，Q=Q ′ =1，不符合触发器的逻辑关系。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。 1①禁用 0 0 ④ R ′ D=0、S ′ D=0 Q=Q ′ =1 1 0 0 1 1 1 0 1 1 1 1 0 0 1 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 0 1① 1① 保持 1 1 置1 1 0 置0 0 1 1 ①禁用 0 0 与非门构成的SR锁存器 1 0 0 1 1 1 0 1 1 1 1 0 0 1 0 1 0 1 0 0 1 0 0 0 0① 0① 0 0 1 1 1 0 或非门构成的SR锁存器 1 ①禁用 1 1 置 0 1 0 置1 0 1 保持 0 0 保持 1 1 置1 1 0 置0 0 1 1 ①禁用 0 0 二、分类 1. 按触发方式（电平，脉冲，边沿） 2. 按逻辑功能（RS, JK, D, T） 触发器 1.有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。 2. 在适当输入信号作用下，可从一种状态翻转到另一种状态