同步时序实验-201110(自用).pptVIP

数字电路实验 第二次实验 同步时序电路实验 实验用电子器件 注意：在开始连接实验电路之前，请对所使用的芯片和导线进行检测，测试各芯片的逻辑功能是否正常，导线是否有断线，如遇不能正常工作的芯片和导线，必须更换，以确保实验顺利完成。 74LS74 双D触发器 74LS73 负沿触发双JK触发器 74LS00 二输入四与非门 74LS02 二输入四或非门 74LS04 六门反向器 74LS10 三输入三与非门 74LS86 二输入四异或门 D触发器功能 D触发器接线方法 D触发器测试示意图 实验一：同步模4可逆计数器设计 状态图和状态表 选D触发器作激励函数输出函数的真值表 激励函数的卡诺图和表达式 同步模 4 可逆计数器电路 选用JK触发器，作出激励函数，输出函数真值表 1. 激励函数和输出函数真值表 1 根据真值表作卡诺图 实验二：1001序列检测器设计 用Mealy型同步时序电路设计一个1001序列检测器电路，该电路的逻辑功能是，在输入端X上随机输入二进制代码，输入信号为电平信号，每当输入的代码中出现“1001”序列时，在输出端产生一个高电平，即Z=1，其他情况Z=0. 原始状态图和状态表 用隐含表化简1 用隐含表化简2 最小化状态表和状态编码 二进制状态表和输出/激励函数真值表 作激励/输出函数卡诺图和表达式 1001序列检测器电路 实验报告要求 一.实验报告格式 1.实验目的 2.实验器材 3.实验内容和实验步骤（设计方案） 4.实验结果 5.实验体会 二.使用实验报告纸撰写，注意封面填写好实验名称、实验者姓名、指导老师姓名、实验时间等内容。 三.每次实验分别写实验报告，班长在下周收齐后交到本实验室老师办公室。 下次实验内容 异步时序逻辑电路设计: 1. 用电平异步时序逻辑电路实现 下降沿触发的D触发器（无空翻） * 连接方法2 连接方法1 电路框图 用给定的芯片设计一个同步模4可逆计数器电路当控制变量X=0时，该电路能实现两位的加计数，当X=1时能够实现减计数。 （用mealy型电路: 输出是输入和现态的函数 ） 状态图 （两位表示4个状态） 状态表 y2y1 x / Z 状态1 状态2 状态3 状态4 加法/无进位 加法/无进位 加法/无进位 加法/有进位 无借位/减法 减法/无借位 减法/有借位 无借位/减法 D触发器激励表Q→Qn+1 激励函数和输出函数真值表 四个状态使用两个触发器 进位 借位 mealy型电路: 输出是输入和现态的函数 D2、D1、Z是y2、y1、X的函数 1. 根据D触发器的激励表和状态表作出激励函数卡诺图 2. 对卡诺图化简并写出激励函数的化简表达式 输入 x 现态 y2y1 次态 y2y1 激励函数 J2K2/J1K1 输出 z 0 0 0 0 00 01 10 11 01 10 11 00 0d/1d 1d/d1 d0/1d d1/d1 0 0 0 1 1 1 1 1 00 01 10 11 11 00 01 10 1d/1d 0d/d1 d1/1d d0/d1 1 0 0 0 电路框图 Mealy型电路的状态图（设A、B、C、D、E 共5个状态） 1. 作隐含表 比较过程： 1. A和B比较，x=1时有等效对B/0，且x=0时输出都有Z=0，所以保留状态AC 2. A和C比较，x=1时有等效对B/0，且x=0时输出都有Z=0，所以保留状态AD . A和D比较，虽然x=0时有等效对A/0，但x=1时输出Z不相同，所以打 X . A和F比较，x=1时有等效对B/0，且x=0时输出都有Z=0，所以保留状态AC . B和C比较，x=1时有等效对B/0，且x=0时输出都有Z=0，所以保留状态CD . B和D比较，因为x=1时不是等效对，尽管x=0时都有z=0，但还是打 X . B和E比较，x=0和x=1时都有等效对C/0和B/0 ，所以打 . C和D比较，因为x=1时不是等效对，所以打 X . C和E比较，x=1时有等效对B/0，且x=0时输出都有Z=0，所以保留状态CD 10.D和E比较，因为x=1时不是等效对，所以打 X B C D E A B C D AC AD √ x AC CD CD x x x 顺序比较原则：在输出Z相同的前提下 （1）不完全相同的状态对或非等效对（×） （2）等效对（√） （3）次态既不相同又不交错写入方格中 2. 寻找等效对 2. 1 顺序比较 B C D E A B C D A