第18讲——习题课二(第5-6章典型题分析讲解).pptVIP

《计算机组成原理》第18讲习题课二（第5-6章典型题分析讲解） 主讲人：李淑芝 教学目的 * * 通过第5-6章典型题分析讲解，让学生巩固所学知识，并能梳理知识点，达到举一反三的学习目的 5.25 据要求设计一个产生3个设备向量地址的电路。 （1）3个设备的优先级按A→B→C降序排列。 （2）A、B、C向量地址分别为110100、010100、000110。 （3）排队器采用链式排队电路。 （4）当CPU发来中断响应信号INTA时，可将向量地址取至CPU。 解：此题与教材例5.2类似，可参考设计。该设备向量地址的产生电路如左图所示。 5.31 假设某设备向CPU传送信息的最高频率是40000次/秒，而相应的中断处理程序执行时间为40μs，试问该外设是否可用程序中断方式与主机交换信息，为什么？ 解：根据题意，该设备向CPU传送信息的时间间隔 为： 1/40000=0.025×103=25μs 40μs 则：该外设不能用程序中断方式与主机交换信息，因为其中断处理程序的执行速度比该外设的交换速度慢。 5.32 设磁盘存储器转速为3000转/分，分8个扇区，每扇区存储1K字节，主存与磁盘存储器数据传送的宽度为16位（即每次传送16位）。假设一条指令最长执行时间是25μs，是否可采用一条指令执行结束时响应DMA请求的方案，为什么？若不行，应采取什么方案？ 解：先算出磁盘传送速度，然后和指令执行速度进行比较得出结论。 道容量=1KB×8÷16=1K×8×8÷16=1K×4=4K字 数传率=4K字×3000转/分=4K字×50转/秒=200K字/秒 一个字的传送时间=1/200K字/秒≈5μs 注：在此1K=1024，来自数据块单位缩写。由上面计算知：5μs25μs，所以不能采用一条指令执行结束响应DMA请求的方案，应采取每个CPU机器周期末查询及响应DMA请求的方案（通常安排CPU机器周期=MM存取周期）。 6.2 已知X=0.a1a2a3a4a5a6（ai为0或1），讨论下列几种情况时ai各取何值。（1）X 1/2； （2）X ≥ 1/8； （3）1/4 ≥ X ＞1/16 解：（1）若要X 1/2，只要a1=1，a2-a6不全为0即可（a2 or a3 or a4 or a5 or a6=1）； （2）若要X ≥ 1/8，只要a1-a3不全为0即可（a1 or a2 or a3 =1），a4-a6可任取0或1； （3）若要1/4 ≥ X 1/16，只要a1=0，a2可任取0或1； 当a2=0时，若a3=0，则必须a4=1，且a5、a6不全为0（a5 ora6=1）； 若a3=1，则a4-a6可任取0或1； 当a2=1，则a3-a6均取0。 6.14 设浮点数字长为32位，欲表示±6万间的十进制数，在保证数的最大精度条件下，除阶符、数符各取一位外，阶码和尾数各取几位？按这样分配，该浮点数溢出的条件是什么？ 解：若要保证数的最大精度，应取阶的基r=2。 若要表示±6万间的十进制数，由于： 32768（215） 6万 65536（216），则： 阶码除阶符外还应取5位（向上取2的幂）。 故：尾数位数=32-1-1-5=25位 按此格式，该浮点数上溢的条件为：阶码 ≥ 32，该浮点数格式如下： 4.16 设CPU共有16根地址线，8根数据线，并用#MREQ作访存控制信号，R/#W作读写命令信号。现有8片8K×8位的RAM芯片与CPU相连，试回答：（4）根据（1）的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将出现什么后果？ 解：（4）如果地址线A13与CPU断线，并搭接到高电平上，将会出现A13恒为“1”的情况。此时存储器只能寻址A13=1的地址空间(奇数片)，A13=0的另一半地址空间（偶数片）将永远访问不到。若对A13=0的地址空间（偶数片）进行访问，只能错误地访问到A13=1的对应空间（奇数片）中去。 4.28 主存容量为256K字，Cache容量为2K字，块长为4。（1）设计Cache地址格式，其中可装入多少块数据？（2）在直接映射方式下，设计主存地址格式。（3）在四路组相联映射方式下，设计主存地址格式。（4）在全相联映射方式下，设计主存地址格式。（5）若存储字长为32位，存储器按字节寻址，写出上述三种映射方式下主存的地址格式。 解：根据Cache容量为2K=211字，得Cache字地址11位。根据块长为4，且访存地址为字地址，得字块内地址为2位，即b=2，且Cache共有211/4=29块，即c=9。根据2