射频锁相环型频率合成器的CMOS实现-电子学报.pdf

第 11 期 电　　子 　　学 　　报 Vol . 32 　No . 11 　2004 年 11 月 ACTA ELECTRONICA SINICA Nov . 　2004 　 射频锁相环型频率合成器的 CMOS 实现 池保勇 ,石秉学 ,王志华 (清华大学微电子学研究所 ,北京 100084) 　　摘 　要 : 　本论文实现了一个射频锁相环型频率合成器 ,它集成了压控振荡器 、双模预分频器 、鉴频鉴相器 、电荷 泵 、各种数字计数器 、数字寄存器和控制电路以及与基带电路的串行接口. 它的鉴频鉴相频率 、输出频率和电荷泵的电 流大小都可以通过串行接口进行控制 ,还实现了内部压控振荡器和外部压控振荡器选择 、功耗控制等功能 ,这些都使 μ 得该频率合成器具有极大的适应性 ,可以应用于多种通信系统中. 该锁相环型频率合成器已经采用 025 m CMOS 工 艺实现 ,测试结果表明 ,该频率合成器使用 内部压控振荡器时的锁定范围为 182 GHz ～196 GHz ,在偏离中心频率 25MHz 处的相位噪声可以达到 - 11925dBc/ Hz . 该频率合成器的模拟部分采用 27V 的电源 电压 ,消耗的电流约为 48mA . 关键词 : 　锁相环 ; 频率合成器 ; 射频 ; CMOS 中图分类号 : 　TN79 + 1 　　　文献标识码 : 　A 　　　文章编号 : (2004) CMO S Implement ation of RF PLL Fre quency Synthe siz er CHI Baoyong ,SHI Bingxue ,WAN G Zhihua ( Institute of Microelectronics , Tsinghua University , Beij ing 100084 , China) Ab stract : 　An integrated RF PLL frequency synthesizer is presented. It integrates VCO ,dualmodulus prescaler ,PFD ,Charge pump ,various digital counters ,control logic and the series interface with the baseband processor into a single chip . Also the selection of internal VCO or external VCO and power control are implemented to adapt to various applications. The frequency synthesizer has μ been implemented in 0 . 25 m CMOS process. The measured results show that the locked range is 1. 82 GHz1. 96