数字电路逻辑设计课后答案.docxVIP

PAGE 14 《数字电路与逻辑设计》习题答案 一、填空 （51．625）10 = （ 110011.101 ）2 = （ 33.A ）16 （110101.1011）2 =（ 35.B ）16 3．（1997）10= （0100 1100 1100 1010）余3BCD= （0001 1001 1001 0111）8421BCD 4．（0110 1001 1000）8421BCD= （ 689）10 （0110 1001 1000）余3BCD = （ 365）10 5．（BF.5）16= （1011 1111. 0101）2 6．16；6 7．4位 8．除2取余法，乘2取余法 9．1×2 3 ＋0×2 2 ＋1×2 1 ＋1×2 0 ＋0×2－1 ＋1×2－2 10．2 i ，N i 11．奇校验码 12．1，1 13．与、或、非 14．逻辑式、真值表、逻辑图 15．输出值“1”的对应最小项相加 16．三进制及三进制以上进制的算术加，二进制算术加，逻辑加，模2加 17．2 n 18．相邻码组之间只有一位不同 19．n个相领项 20．开通，延迟，上升，t ON ＝t d ＋t r 21．关闭，存储，下降，t OFF ＝t s ＋t f 22．从负载流（灌）入反相器（或与非门），低 23．从反相器（或与非门）流（拉）到负载，高 24．与非门允许多大的噪声电压叠加到输入信号的高、低电平上，而不致破坏其正常逻辑状态，抗干扰能力越强 25．最多可以带动10个同类型门电路。 26．t PHL ，t PLH ，（t PHL ＋t PLH）/2 27．短接，短接F 1 ?F 2 ，线与 28．“0”，“1”，“高阻” 29．PMOS，NMOS，CMOS反相器，PMOS，NMOS，CMOS传输门 30．V D ＋0.7V，－0.7V，极小，激增 31．数字，模拟 32．电路功耗低、抗干扰能力强、集成度高等 33．VNL= ViL(max) － VoL(max) 34．电路任一时刻的输出仅取决于该时刻的输入状态，而与电路前一时刻的状态无关 35．只包含门电路（无存储元件） ≥136 ≥1 37．确定它的逻辑功能，并加以改进 38．两数的本位加，不带低位的进位加，带进位加 39．16个，低电平“0”，高电平“1” 40．它们都有两个稳态，可以触发翻转，故具有记忆能力 41．特性表、特性方程、波形图 42．D、T、T、RS、JK 43．可以用CP控制其翻转时刻，同步触发器、主从触发器、边沿触发器，电平触发、主从触发、边沿触发 44．主从、边沿触发器可以克服空翻，而同步触发器不能克服空翻 45．两门之间因交叉耦合而产生的自锁作用 46．RS＝0，R、S不能同时为“1” 47．0，1 48．可控制的计数，计数翻转，保持原状态 49．下降，上升，1 50．边沿触发方式 51．同步时序电路，异步时序电路 52．触发器 53．统计计数脉冲个数 54．Q i－1 Q i－2‥‥‥Q 1 Q 0 ，Q n－1 Q n－2 ‥‥‥Q 1 Q 0 55．暂存，平移 56．串/并转换 57．16μS 58．波形变换、整形、脉冲鉴幅 二、 选择题: 1. A D 2. B C D 3. A B 4. D 5. C 6. A B D 7. D. 8. C 9. B 10. D 11. B 12. A. 13. B 14. A B 三、化简下列各题 用代数法化简下列函数为最简与或表达式 F＝B＋B＋AC＝B（＋）＋AC ＝B＋AC ＝B＋AC F＝＋CD＋D＋C＝（＋D）＋（CD＋C） ＝＋C＝1 F＝AB＋AB＋C＋AC＝AB＋C＋AC ＝AB＋C F＝A＋＋＝A＋BCD＋AD＋B ＝A＋B 将下列函数式化为最小项表达式 F＝AB＋BC＋AC＝AB（C＋）＋（A＋）BC＋A（B＋）C ＝ABC＋AB＋BC＋AC F＝＝AB＋BC ＝AB（C＋）＋（A＋）BC ＝ABC＋AB＋BC 用代数法证明下列等式 左式＝（A＋B）＋（CD＋C）＋ ＝A＋B＋D＋＋ ＝A＋B＋D＋＋ ＝1 A⊕0＝A·＋·1 ＝A A⊕1＝A·＋·1 ＝ A⊕＝A·＋· ＝A＋＝1 直接写出下列各函数的对偶式F，并用反演规则写出其反演式 F＝（A＋）（B＋）（C＋D） ＝（＋B）（＋C）（＋A） F＝A· ＝· 用对偶规划求下列各式的对偶等式 左式的对偶式为（A＋B）（＋C）（B＋C＋D） 右式的对偶式为（A＋B）（＋C） ∴其对偶等式为：（A＋B）（＋C）（B＋C＋D）＝（A＋B）（＋C） （根据对偶规则两式相等，则其对偶式也相等） 左式的F1 ＝ 右式的F2 ＝＋＋ 其对偶等式为： ＝＋＋ 试写出下列卡诺图的最小项表达式，并用卡诺图法求其最简与或式 （1） 最小