计算机硬件技术基础 教学课件 作者 谢长生 第02章.ppt

第2章 微处理器 微处理器也称中央处理器（Central Processing Unit，CPU）。它是由控制单元（Control Unit）、算术／逻辑运算单元（Arithmetic Logic Unit，ALU）和存储单元（Memory Unit，包括寄存器和高速缓存）三大部分组成的。三部分通过互连机构的连接，互相配合，共同完成对指令信息和数据信息的分析、判断、运算，从而控制计算机各部件协调工作。 2.1 微处理器结构 2.1.1 微处理器组织 微处理器是微型计算机的核心，具有运算能力和控制功能，它的任务是执行指令。不同的CPU，其性能指标也各不相同，但它们具有共同的特点和相似的功能。 CPU具有指令控制、操作控制、时间控制和数据处理4个方面的功能。 所谓指令控制，就是指计算机严格按照程序的顺序执行。一条指令往往是由若干个微操作信号的组合来实现的，CPU从内存取出指令，译码后产生微操作信号，然后把各种微操作信号送往相应的部件，从而控制这些部件按指令的要求开始动作，这就是操作控制功能。 2.1.2 算逻单元（ALU） 算逻单元全称为算术/逻辑运算单元。主要用来完成算术运算和逻辑运算。在实现时，一般采用全加器和先行进位逻辑电路进行组合，从而能实现高速运算功能。 一位全加器（FA）的逻辑表达式为： Fi = Ai ? Bi ? Ci Ci+1 = AiBi ?（Ai ? Bi）Ci 上述全加器只能实现算术运算，为了使它具有逻辑运算功能，必须对其功能进行扩展。扩展时通过增加一个函数发生器，在4个控制开关S0、S1、S2、S3的控制下，使Ai 、Bi经函数发生器产生新的组合函数Xi、Yi，然后再将Xi、Yi和进位Ci通过全加器进行全加。这样，不同的控制开关组合，就可以得到不同的组合函数，从而能够实现多种算术和逻辑运算，如图2.3所示。ALU的逻辑符号如图2.4所示。 2.1.3 寄存器组织 1．用户可见寄存器 用户可见寄存器，就是指用户使用机器语言、汇编语言或其他高级语言可以直接访问和控制的寄存器。 2．对用户透明寄存器 这类寄存器对用户来说是不可见的。它是在操作系统的作用下，在CPU中起着控制计算机操作的作用。对用户透明寄存器至少包括程序计数器（PC）、指令寄存器（IR）等。 3．状态寄存器 状态寄存器由一个或一组寄存器构成。用来保存由算术指令和逻辑指令运行或测试后的结果、建立的各种条件码内容以及系统中断和系统工作状态等信息。 2.1.4 定点与浮点部件 计算机中常用的数据表示格式有两种，一是定点格式，二是浮点格式。 1．定点数部件 定点数是小数点位置固定不变的数。由于小数点位置固定，小数点就不再使用记号“· ”来表示。我们通常将定点数分为定点小数和定点整数。 2．浮点部件 浮点数的小数点位置不固定，在表示一个浮点数N时，一般记为N=RE×M的形式。其中M称为浮点数的尾数，是一个纯小数，E为阶码，是一个纯整数，基数R可取2、8或16，一般取2。为了在机器中表示一个浮点数，通常要将寄存器分成两部分，一部分存放阶码E，另一部分存放尾数M 。 2.1.5 指令流水线 指令流水线（Instructions Pipeline）是一种能够供多条指令重叠操作的处理器技术，是现代处理器设计中最为关键的技术之一。 1．流水线的一些基本概念 （1）指令流水线周期，是指驱动流水线操作的时钟周期。通常它等于在流水线中完成单级操作所需要的最大时延，有时也称处理器周期。 （2）指令发射时延，指发射两条相邻指令间的处理器周期数。 （3）CPI（Cycles Per Instruction），每条指令经过整个流水线所需周期数，它与各指令有关，不同的指令，CPI也不相同。因此，一般使用平均CPI表示。 （4）指令级并行度ILP（Instruction Level Parallelism），是指当指令流水线被充分利用时，一个基本周期内并行执行的指令数。这里的基本周期等效于常规的标量流水机的时钟周期。 （5）指令发射速率，指在每个周期内发射的指令数，也称为超标量处理机的级数。 2．指令流水线的基本原理 流水线处理机把一条指令的执行分成K个步骤，或称级（Stages）。每一级能够在一个时钟周期内完成。在每个时钟周期里，处理机启动并执行一条指令。也就是说处理机的流水线共有K级，同时可重叠执行的指令总条数为K，并且，每条指令处在不同的执行阶段。而这种级的划分是和指令相应的执行部件有关，它必须保证在不同的执行时间内，操作所占用的部件是不相同的，这样才不会出现资源竞争的现象，才能保证流水线的正常运行。 例如，一条典型指令的执行划分为4个步骤： （1）取指令（Instruction Fetch）阶段