常用逻辑电平应用.pptVIP

不同类型电平互连 互连种类选择 不同电平互连，由于参考点和共模偏置电压的差异， 采用直流耦合方式互连，会增加电阻分压匹配网络的复杂性，实际操作时不利于PCB走线和阻抗匹配，无法隔离线路上的共模噪声，不适用于高速应用，因此两种电平互连基本采用交流耦合方式 LVPECL与CML互连 1、LVPECL到CML LVPECL发送侧摆幅800mV，CML接收侧摆幅最低400mV，将LVPECL的输出摆幅衰减1/3，得出下面的公式： R1/R1+R2+50=2/3，其中R1为直流偏置电阻，根据LVPECL特性取值150欧姆 算出R2=25欧姆 图12 交流耦合方式 2、CML到LVPECL 为了防止LVPECL接收端摆幅太大，可以在差分对上串电阻衰减，需要权衡线路侧阻抗匹配 图13 交流耦合方式 LVPECL与CML互连 LVPECL与LVDS互连 1、LVPECL到LVDS 交流耦合，为了保证两边电平的直流偏置，相应得增加了偏置电阻，两种互连方式，电阻取值： （a）R1=150Ω，R2=100Ω （b）R1=150Ω，R2=5KΩ 图14 交流耦合方式 (a) (b) 2、LVDS到LVPECL 保证LVPECL侧直流偏置VCC-1.3V以及50欧姆阻抗，相应得增加了偏置电阻，电阻取值： R1=82Ω，R2=130Ω 图15 交流耦合方式 LVPECL与LVDS互连 LVDS与CML互连 1、LVDS到CML CML的输入端内置50欧电阻，外部无需任何匹配电阻。 图16 交流耦合方式 2、CML到LVDS 为了保证LVDS侧的直流偏置，增加R1的偏置电路 R1=5KΩ 图17 交流耦合方式 LVDS与CML互连 谢谢！ 常用逻辑电平应用 交流主题 逻辑电平种类及特性 同类型电平互连 不同类型电平互连 逻辑电平种类 1、低速 TTL、LVTTL CMOS、LVCMOS 2、高速 LVDS LVPECL CML 低速逻辑电平特性 1、低速逻辑电平特性比较 电平类型 VCC VOH VOL VIH VIL TTL 5V ≥2.4V ≤0.5V ≥2.0V ≤0.8V CMOS 5V ≥4.45V ≤0.5V ≥3.5V ≤1.5V LVTTL 3.3V ≥2.4V ≤0.4V ≥2.0V ≤0.8V LVCMOS 3.3V ≥3.2V ≤0.1V ≥2.0V ≤0.7V 低速逻辑电平特性 2、汇总 1）CMOS的噪声容限优于TTL 2）CMOS与TTL不能直接互连 TTL不能直接驱动CMOS LVCMOS可以直接驱动LVTTL，反之驱动最好加上驱动器，否则电平比较临界 3）不适用于高速应用 信号摆幅大，信号沿变化时间长，不利于高速传输 单端信号传输，易受干扰，不利于远距离传输 高速逻辑电平特性 逻辑电平 输出摆幅 输入摆幅 最高速率 ?功耗 ? LVDS 350mV ? 100mV 655Mbps 小 ? LVPECL 800mV ? 310mV 3.125Gbps 高 ? CML 800mV ?400mV 10+Gbps 中 LVDS介绍 图1 LVDS结构 负载功耗 1.2mW LVDS介绍 2、LVDS特性 电流驱动，恒流源3.5mA 发送端差分对输出摆幅±350mV（247mV-454mV） 输出信号共模电平1.025V-1.375V 接收端差分对输入摆幅±100mV 输入信号电平范围0-2.4V 输入直流偏置电平范围0.227V-2.173V，不满足此要求考虑用AC耦合 适用于长距传输，速率低于2Gbps 注：标准推荐最高传输速率为655Mbps，理论上，在一个无损耗的传输线上，最高传输速率可达1.923Gbps LVPECL介绍 图2 LVPECL输出结构 图3 LVPECL输入结构 LVPECL介绍 2、LVPECL特性 电流