数字频率计数器的设计.docVIP

数字频率器的设计 第 PAGE 1 页 共 NUMPAGES 11 页 1 绪论 1.1 课题目的 在电子电路实验中，经常要对信号（方波、正弦波或其他脉冲信号）的频率进行检测，本课题应用所学知识设计了一个简易的数字频率器，可对一般实验所用信号频率进行检测，并可将其测量结果显示出来。通过该课题设计加强了我们把所学的理论知识应用到实际问题的能力。 课题研究方法 本课题采用EWB电路的仿真设计软件完成数字频率电路的设计及仿真调试，在微机上实现数字频率器的设计。 课题内容与要求 (1) 基本部分 本次课程设计的内容是独立完成一个数字频率计数器的设计，采用EWB电路仿真设计软件完成数字频率计数器电路的设计及仿真调试，在微机上实现数字频率计数器的设计。 课程设计具体内容：数字频率计用于测量正弦信号、矩形信号等波形的频率，其概念是单位时间里的脉冲个数，如果用一个定时时间T控制一个闸门电路，时间T内闸门打开，让被测信号通过而进入计数译码，可得到被测信号的频率fx=，若T=1秒，则fx=N。 a. 被测信号的频率范围为1Hz~100KHz，分成两个频段，即1Hz~999Hz，1~100KHz。 b. 用3位数码管显示测量数据，测量误差小于10%。 (2) 发挥部分 a. 用发光二极管表示单位，当绿灯亮时表示Hz，红灯亮时表示KHz。 b. 具有超量程报警功能，在超出当前量程挡的测量范围时，发出灯光和音响信号。 c. 测量误差小于5%。 2 设计原理及方案 2.1 设计原理 脉冲信号的频率就是在单位时间内所产生的脉冲数，其表达式为 f=N/T (1) 其中f为被测信号的频率，N为计数器所累加的脉冲个数，T为脉冲所需的时间。计数器显示的结果，就是被测信号的频率。如在1s内纪录1000个脉冲，测量信号的频率为1000HZ。 2.2设计方案 根据原理可得设计方案如图2.1所示。 计数器 计数器 锁存器 译码器 时钟电路路 10进制分频器 显示器 整形 正弦波 矩形波 自检 控制电路 闸门 1s 0.001s 图2.1 数字频率计原理框图 时钟电路可产生一定频率的信号，经分频器可获得各种时基信号（1ms,10ms,0.1s,1s等） 1、基本部分 (1) 被测信号的频率范围为1Hz~100KHz，分成两个频段，即1Hz~999Hz，1~100KHz。 (2) 用3位数码管显示测量数据，测量误差小于10%。 2、发挥部分(选做) (1) 用发光二极管表示单位，当绿灯亮时表示Hz，红灯亮时表示KHz。 (2) 具有超量程报警功能，在超出当前量程挡的测量范围时，发出灯光和音响信号。 (3) 测量误差小于5%。 3 设计步骤和过程 3.1脉冲形成电路 脉冲形成电路的作用是将待测信号(如正弦波,三角波或者其它呈周期性变化的波形)整形变成计数器所要求的脉冲信号,其周期不变。本电路采用由555定时器所构成的施密特触发器，4位十进制数显示;时基电路由 555 定时器及分频器组成, 555 振荡器产生脉冲信号,经分频器分频产生的时基信号,其脉冲宽度分别为: 1s, 0.1s;当被测信号的频率超出测量范围时,报警. 电路原理图如下所示。 图3.1脉冲形成电路图 3.2 分频电路 图3.2 分频电路 74160，是一个4位二进制的计数器，它具有异步清除端与同步清除端不同的是，它不受时钟脉冲控制，只要来有效电平，就立即清零，无需再等下一个计数脉冲的有效沿到来。具体功能如下： 1.异步清零功能 只要（CR的非）有效电平到来，无论有无CP脉冲，输出为“0”。在图形符号中，CR的非的信号为CT=0，若接成七进制计数器，这里要特别注意，控制清零端的信号不是N-1（6），而是N（7）状态。其实，很容易解释，由于异步清零端信号一旦出现就立即生效，如刚出现0111，就立即送到（CR的非）端，使状态变为0000。所以，清零信号是非常短暂的，仅是过度状态，不能成为计数的一个状态。清零端是低电平有效。 2.同步置数功能 当（LD的非）为有效电平时，计数功能被禁止，在CP脉冲上升沿作用下D0～D3的数据被置入计数器并呈现在Q0～Q3端。若接成七进制计数器，控制置数端的信号是N（7）状态，如在D0～D3置入0000，则在Q0～Q3端呈现的数据就是0110。 3.3 移位寄存器 图3.3移位寄存电路 74LS194移位寄存器的控制输入端S1和S0是用来进行移位方向控制的，S0为高电平时，移位寄存器处于向左移位的工作状态，二进制数码在CP脉冲的控制下由高到低逐位移入寄存器，因此可以实现串行输入；在S1为低电