小型化JPEG2000图像压缩传输系统.pptVIP

小型化JPEG2000图像压缩传输系统 学术报告 ——吴振昊 目录 1、系统说明 2、系统架构 3、芯片选型及介绍 4、系统设计进展 5、待进行的工作 1、系统介绍 本系统是设计并实现一个小型化的专用的JPEG2000图像压缩及多途径传输系统。设计说明如下： 1、系统为JPEG图像压缩专用系统，采用小型化的设计，系统平面尺寸控制在90×60mm。 2、系统支持分辨率最高分辨率800×600的YUV数据输入。 3、系统使用通用IO口，通过转接板可扩展以下视频接口输入：Camera link接口；VGA接口。 4、系统支持以下传输格式：SPI接口的无线网卡；USB接口；LVDS接口；RS422串口传输。 2、系统架构 本系统设计采用FPGA芯片作为核心处理芯片，使用ADV212作为JPEG专用压缩芯片，使用SDRAM作为数据存储芯片，FPGA芯片使用JTAG接口进行主从模式配置。预留通用IO作为扩展接口，连接其他外设。架构图如图1所示 图2 Cadence全定制集成电路设计环境 图1 系统架构图 3、芯片选型 分类 型号 参数 说明 核心芯片 EP3C55F484C8(ALTERA) 5136 LES 423936 Bits 484 pins 系统时钟使用100M 核电压1.2v IO电压3.3v 进行数据采集处理和控制外设 JPEG压缩芯片 ADV212 1M左右采样数 核电压1.5v 单ADV212芯片可进行压缩最高800*600像素的图像 Epcs芯片 EPCS16 16M的存储空间 电压2.7v-3.6v 存储芯片 IS42S16160B 16位256M的存储 100M时钟 支持突发读写和全页读写 电源芯片 TPS54328 INPUT:4.5-18V OUTPUT:0.76-7V 晶振 OSC3225 27MHZ 50MHZ 100MHZ 4、系统设计进展 系统的PCB制作使用8层板设计，其中包括2层电源层和六层信号称，主要器件放置于顶层，底层进行电阻电容等器件的摆放，其它层用于走线。 现已完成整体的布局，关键芯片的数据线的layout。 5、继续的工作 ●电源和晶振的连线 ●外接IO口的调整 ●PCB的design check。