- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
PAGE
PAGE 0
成 绩 评 定 表
学生姓名
王菲
班级学号
1303030307
专 业
电子信息工程
课程设计题目
数字电子课程设计
评
语
组长签字:
成绩
日期
20 年 月 日
课程设计任务书
学 院
信息科学与工程学院
专 业
电子信息工程
学生姓名
王菲
班级学号
1303030307
课程设计题目
1.三位二进制加法计数器(无效态:000,110)2.用multisim设计一个基于74153的组合电路 3.12及10进制可控计数器的设计
实践教学要求与任务:
采用实验箱设计、连接、调试三位二进制计数器。
采用multisim 仿真软件实现中规模集成电路组合电路(译码器及数据选择器)。
采用multisim 仿真软件建立复杂的计数器电路模型;
对电路进行理论分析;
在multisim环境下分析仿真结果,给出仿真时序图;
撰写课程设计报告。
工作计划与进度安排:
第1天:1. 布置课程设计题目及任务。
2. 查找文献、资料,确立设计方案。
第2天: 在实验室中设计、连接、调试三位二进制计数器电路。
第3天:
1. 安装multisim软件,熟悉multisim软件仿真环境。在multisim环境下建立电路模型,学会建立元件库。
2. 对设计电路进行理论分析、计算。
3. 在multisim环境下仿真电路功能,修改相应参数,分析结果的变化情况。
第4天:撰写设计报告。
第5天:
1. 课程设计结果验收。
2. 针对课程设计题目进行答辩。
3. 完成课程设计报告。
指导教师:
2015年 月 日
专业负责人:
2015 年 月 日
学院教学副院长:
2015 年 月 日
目录 TOC \o 1-3 \h \z \u
18764 1设计目的与作用 1
1427 1.1设计目的及设计要求 1
8078 1.2设计作用 1
30937 2 设计任务 1
31796 3 三位二进制加法计数器的设计 1
30115 3.1设计原理 1
11075 3.2设计过程 2
24393 4 用multisim设计一个基于74153的组合电路 4
21629 4.1 设计原理 4
20798 4.2设计过程 5
21842 5 12及10进制可控计数器的设计 6
27580 5.1 设计原理 6
19325 5.2 设计过程 6
25200 6 仿真结果分析 7
23909 6.1三位二进制加法计数器仿真 7
17865 6.2 74153的组合电路的结果分析 11
30400 6.3 12及10进制可控计数器仿真 12
934 7设计总结 13
8964 8.参考文献 14
PAGE
PAGE 0
1设计目的与作用
1.1设计目的及设计要求
根据设计要求设计三位二进制加法计数器,串行序列检测器及12和10进制可控计数器,加强对数字电子技术的了解,巩固课堂上学到的知识,了解计数器,串行序列检测器的工作原理。
1.2设计作用
通过电路箱及multisim仿真软件的使用,可以使我们对计数器及串行检测器有更深的理解,并且学会分析仿真结果,与理论结果作比较。加强了自我动手动脑的能力。
2 设计任务
1.三位二进制加法计数器(无效态:000,110)
2.串行序列检测器(检测序列:0110)
3.12及10进制可控计数器的设计及仿真
3 三位二进制加法计数器的设计
3.1设计原理
设计一个三位二进制同步加法计数器,要求无效状态为000,110
001 010 011 100 101 111
图3.1.1 状态图
排列
3.2设计过程
(1)选择触发器,求时钟方程、输出方程和状态方程
a.选择触发器
由于JK触发器的功能齐全,使用灵活,在这里选用3个CP下降沿触发的边沿JK触发器。
b.求时钟方程
采用同步方案,故取
CP是整个要设计的时序电路的输入时钟脉冲。
c.求状态方程
由3.1所示状态图可直接画出电路次态卡诺图。再分解开便可以得到如图各触发器的卡诺图
Q1nQ0n
Q2n 00 01 11 10
xxx
010
100
011
101
111
001
xxx
图3.2.1 次态卡诺图
Q1nQ0n
Q2n 00 01 11 10
x
0
1
原创力文档


文档评论(0)