数电复习(郑生).docxVIP

第一章 01.集成度高、体积小、功耗低是数字电路突出的优点之一。 P3 02.数字电路按功能可分为组合逻辑电路和时序逻辑电路两大类. p3 03.D10、B2、O8、H16 04.十进制转化为二、八、十六进制：除基数取余法，乘基数取整法(除以基数，直到商为零，然后将余数倒排；小数部分乘以基数取整数部分，小数部分继续乘基数，循环直到小数为零。) P5 05.二、八、十六进制转化为十进制：位权展开法，然后相加；二进制转化为八*（十六）进制：3（4）位二进制构成1位八（十六）进制 06.BCD码是用4位二进制数来表示1位十进制数码；8421BCD码各位权值由高到低分别为8、4、2、1 P6 07运算表达式，逻辑符号，逻辑运算符。 P7与运算：Y=A*B *或运算: Y=A+B ≥1 +非运算 Y= 1 - 08.逻辑函数通常用真值表、逻辑函数表达式、逻辑图和卡诺图 真值表：描述各个输入变量的取值组合与输出逻辑函数取值之间对应关系的表格 逻辑表达式：逻辑变量和逻辑运算符号连接起来所构成的式子。 逻辑图：基本逻辑门和复合逻辑门的逻辑符号组成的对应于某一逻辑功能的电路图 卡诺图:表述逻辑函数的特殊方格图 09卡诺图特点： 0.0卡诺图中输入变量取值组合的排列是按照循环码（任意两个相邻代码之间只有一个码元不同） 0.1在卡诺图几何相邻位置和对称位置上的两个最小项具有逻辑 相邻性。 10卡诺图化简：1.1将逻辑函数写成最小项表达式；1.2按最小项表达式填卡诺图，凡表达式中出现的最小项，则在其对应的小方格内填1，其余不填或0；1.3利用最小项的路基相邻性，将2n个逻辑相邻的最小项画成一个包围圈，每个包围圈内的最小项合并成一个与项；1.4将所有包围圈对应的与项相加。1.5所有1方格必须被圈过，包围圈越大越好，个数必须是2n 11 12对偶规则：如果两个逻辑表达式相等，那么它们各自的对偶式子也相等；对于任何一个逻辑函数Y，将其中所有的*改变成+，+改变成*，将1改为0,0改为1，这样的函数Y,为原函数的对偶函数。 第二章 13. TTL集成逻辑门电路是指晶体管--晶体管逻辑门电路。 P27 CMOS集成逻辑门电路是指互补金属 - 氧化物 - 半导体场效应管门电路。TTL电路以速度见长，CMOS电路以功耗低而著称 TTL与非门电路：CT7400输入级：与门电路；中间级：共射组态的基本放大电路；输出级：推拉式输出级； 总结：当输入全为1时，输出为0；当输入有一个或一个以上为0时，输出为1.所以该电路实现了与非逻辑功能，Y与A、B之间为与非关系：Y=。 TTL与非门的主要技术参数： P32 输出高电平UOH:与逻辑1对于的输出电平，理论值为3.6V（2.4----5V）； 输出低电平UOL：0.3V（0--0.4V）。 典型值3.4v和0.2v TTL与非门的输入端与地之间串接有电阻，就会产生电压u1; TTL与非门输入端串接的电阻大于开门电阻式，相当于输入端接入了高电平，小于关门电阻式，相当于输入端接入了低电平。 OC门：两个或两个以上普通TTL与非门组成逻辑电路时，其输出端是不允许直接相接的，为了克服上述局限性，将TTL与非门内部结构的输出级改为集电极开路的三极管结构，则构成了集电极开路的门电路 OC门可以实现线与，既把多个门的输出端直接连在一起，实现多个信号间的与逻辑。Y=Y1*Y2 19三态门：高电平、低电平、高阻态*（禁止状态） 如图：EN（）是一个控制信号输入端（使能端），当使能端有效时，Y=；使能端无效时，输出端呈高阻态。 三态门的应用： A构成总线结构，实现数据的分时传输； B构成单输入单输出的总线驱动器，实现数据的双向传输。 TTL集成逻辑门电路注意事项： A对于54系列电源电压VCC=5V+-10%；对于74系列电源电压VCC=5V+-5%不允许超过这个范围） B与门、与非门的多余输入端接高电平或电源正端；或门、或非门的多余输入端接地或电源负端C输出端不允许与电源或地短路，否则造成起见损坏 CMOS集成门电路具有静态功耗极小、工作电源范围宽、扇出系数大、抗干扰能力强、集成度高等优点 CMOS注意事项： A测量时，应先接入直流电源，后接信号源；使用结束时，应先关信号源，后关直流电源; B多余输入端禁止悬空 C除三态门外，不允许两个器件的输出端并联使用。为提高电路的驱动能力，可将同一集成芯片上相同门电路的输入、输出端并联使用 第三章组合逻辑电路 23.组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅