第4章 组合电路1.pptVIP

二—十进制（BCD码） 七段数码管显示译码器 有灭零控制的8位数码显示系统 四、用译码器设计组合逻辑电路 §4.3.3 数据选择器 F=AB+AB=A ? B C=AB 半加器逻辑电路图 A ＝1 B F C 半加器 A B F C 图3.3.25 半加器（a）逻辑图 （b）符号 (2) 全加器 半加器 A B F C 全加器 An Bn Cn Fn Cn+1 本位加数 低位向本位的进位 本位和 本位向高位的进位 全加器真值表 Cn An Bn Fn C n+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 全加器的卡诺图 试用两片3线－8线译码器74HC138组成4线－16线译码器，将输入的4位二进制代码D3D2D1D0译成16个独立的低电平信号Z0～Z15。 计算机中存储器单元及输入输出接口的寻址 0单元 1单元 2单元 3单元 控制门 控制门 控制门 控