CPLD程序的设计实验.pptVIP

下载本文档

6
0
约1.37万字
约 43页
2019-11-10 发布于安徽
举报
版权申诉

CPLD程序的设计实验.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

CPLD程序设计实验 * 实验目的了解CPLD的程序设计的特点学习verilog HDL设计掌握编程到下载的操作流程实验仪器与材料 PC Xilinx ISE6.2 ModelSim 5 001181092实验板 5V稳压电源 JTAG下载线实验原理及准备知识 XC95108器件结构（第二章） Xilinx ISE（软件环境）的使用（第四章） Verilog HDL代码设计（第三章） Part I 组合逻辑电路在CPLD上的实现实验简述本实验要求填充完成4段功能相同（七段译码显示）的代码，掌握Verilog HDL代码编写基本知识。熟悉ISE代码设计界面，综合并下载到实验板上验证编写代码的正确性。比较该4段代码Fit Report。 4段代码结构化描述方式数据流描述方式行为描述方式（逻辑函数式）行为描述方式（case语句）结构化描述方式 01 module strushow(key, seg7led, bit4sel); //模块框架，模块名(输入输出端口列表) 02 input [3:0] key;//输入信号声明，key是4位矢量，下标3→0 03 output [7:0] seg7led; //输出信号声明，seg7led是8位矢量，下标7→0 04 ____________________; //输出信号声明，bit4sel是4位矢量，下标3→0 05 wire w1x1x, w11xx, wxx11, wx01x, wx110, wx101, wx010, wx111, wx100, wx001, w00x1, w000x, w0001; //声明线型变量w1x1x等13个 06 _______________;//声明线型4位矢量nky，下标3到0 07 not not0(nky[0], key[0]); //nky[0]等于key[0]的非 08 not not1(nky[1], key[1]); //nky[1]等于key[1]的非 09 ________________________; //nky[2]等于key[2]的非 10 not not3(nky[3], key[3]); //nky[3]等于key[3]的非 11 and and1x1x(w1x1x, key[3], key[1]); // w1x1x =key[3]·key[1] 12 and and11xx(w11xx, key[3], key[2]); // w11xx =key[3]·key[2] 13 __________________________________; // wxxll =key[1]·key[0] 14 and andx01x(wx01x, nky[2], key[1]); // wx01x =key[2]·key[1] 15 and andx110(wx110, key[2], key[1], nky[0]);//wx110=key[2]·key[1]·nky[0] 16 __________________________________________;//wx101=key[2]·nky[1]·key[0] 17 and andx010(wx010, nky[2], key[1], nky[0]);//wx010=nky[2]·key[1]·nky[0] 18 and andx111(wx111, key[2], key[1], key[0]);//wx111=key[2]·key[1]·key[0] 19 __________________________________________;//wx100=key[2]·nky[1]·nky[0]; 20 and andx001(wx001, nky[2], nky[1], key[0]);//wx001=nky[2]·nky[1]·key[0] 21 and and00x1(w00x1, nky[3], nky[2], key[0]);//w00x1=nky[3]·nky[2]·key[0] 22 __________________________________________;//w000x=nky[3]·nky[2]·nky[1]; 23 and and0001(w0001, nky[3], nky[2], nky[1], key[0]);/* w0001=nky[3]·nky[2]·nky[1]·key[0]*/ 24 nor nora(seg7led[0], w0001, w1x1x, wx110, wx100);/* seg7led[0]=w0001, w1x1x,