stc89c52单片机存储器扩展.pptxVIP

第八章 STC89C52单片机存储器的扩展8.1 系统扩展结构8.2 地址锁存与地址空间分配8.3 程序存储器的扩展8.4 数据存储器的扩展8.5 EPROM和RAM的综合扩展8.1 系统扩展结构为减少连接线，简化组成结构，可把具有共性的连线归并成一组公共连线，即总线——传送信息的公共通道（BUS）。STC89C52单片机属于总线型结构，片内各功能部件都是按总线关系设计并集成为整体的。 三总线：地址总线(AB) 、数据总线(DB)、控制总线(CB).单片机系统扩展主要包括存储器扩展和I/O接口部件扩展。 总线方式 I/O口方式（非总线方式 ）第8章 单片机接口技术STC89C52单片机与外部设备连接有两种方式：总线方式——采用片外RAM指令访问外设例如：MOVX A, @DPTR （片外RAM 0～0FFFFH）I/O口方式——采用片内RAM指令访问外设 例如：MOV A,P0 STC89C52单片机没有专用总线引脚，而是采用了I/O引脚兼作总线引脚的方案。STC89C52单片机的存储器扩展即包括程序存储器扩展又包括数据存储器扩展。AT89S51单片机采用程序存储器空间和数据存储器空间截然分开的哈佛结构。扩展后，系统形成了两个并行的外部存储器空间。数据总线——P0口地址总线——P0+P2控制总线——P3口+控制引脚使用的控制信号如下: 作为外扩程序存储器的读选通控制信号。 和 为外扩数据存储器和I/O的读、写选通控制信号。ALE作为P0口发出的低8位地址锁存控制信号。 为片内外程序存储器的选择控制信号。STC89C52为减少引脚数量，采用了复用P0口方案，即P0口兼作数据线和低8位地址线，为了将地址和数据信息区分开来，需要在P0口外部增加地址锁存器，即将地址信息的低8位锁存后输出。 STC89C52RC的4个并行I/O口，由于系统扩展的需要，能够真正作为数字I/O使用，就剩下P1和P3的部分口线了。8.2 地址锁存与地址空间分配8.2.1 地址锁存 目前，常用的地址锁存器芯片有74LS373、74HC373,74LS573等。在每个机器周期，ALE两次有效，可以利用地址锁存器在ALE的下降沿将P0口输出的地址信息锁存，当ALE转为低电平时，P0输出8位数据信息。1．锁存器74LS373----带有三态输出门的8D触发器 导通锁存隔离结构：内部由8路D触发器和8个三态缓冲器组成。原理：/OE端为低电平时，D端信号在 G端正脉冲作用下实现“接通-锁存-隔离”功能。373功能表 74LS373的引脚引脚说明：D7～D0：8位数据输入线，Q7～Q0：8位数据输出线。G：数据输入锁存选通信号。当加到该引脚的信号为高电平时，外部数据选通到内部锁存器，负跳变时，数据锁存到锁存器中。 ：数据输出允许信号，低电平有效。当该信号为低电平时，三态门打开，锁存器中数据输出到数据输出线。当该信号为高电平时，输出线为高阻态。373的工作过程：1、P0口先将低8位地址信号锁存在373中；2、373的输出端与输入端（P0口）隔离；3、P0口输出8位数据信号+ P2口输出高8位地址信号+ 373输出低8位地址信号 →同时产生16位地址信号+8位数据信号STC89C52单片机P0口与74LS373的连接2．锁存器74LS573 是一种带有三态门的8D锁存器，功能及内部结构与74LS373完全一样，只是其引脚排列与74LS373不同。与74LS373相比， 74LS573的输入D端和输出Q端依次排列在芯片两侧，为绘制印制电路板提供方便。8.2.2 地址空间分配 实际系统设计中，既需要扩展程序存储器，又需要扩展数据存储器，如何把片外的两个64KB地址空间分配给各个程序存储器、数据存储器芯片，使一个存储单元只对应一个地址，避免单片机发出一个地址时，同时访问两个单元，发生数据冲突。这就是存储器地址空间分配问题。 STC89C52单片机发出的地址码用于选择某个存储器单元，在这个过程中单片机必须进行两种选择：一是选中该存储器芯片，称为“片选”，未被选中的芯片不能被访问。二是在“片选”的基础上再根据单片机发出的地址码来对“选中” 芯片的某一单元进行访问，即“单元选择”。为实现片选，存储器芯片都有片选引脚。同时也都有多条地址线引脚，以便进行单元选择。注意，“片选”和“单元选择”都是单片机通过地址线一次发出的地址信号来完成选择的。 本书讲解时把单片机系统的地址线笼统地分为低位地址线和高位地址线，片选都是使用高位地址线。实际上，16条地址线中的高、低位地址线的数目并不是固定的，只是习惯上把用于 “单元选择”的地址线，都称为低位地址线，其余的为高位地址线。 常用的存储器地址空间分配方法有两种：线性选择法（简称线选法）和地址译码法（简称译码法）。 1.线选法-