一种数字录音与回放系统实现方案.docVIP

一种数字录音与回放系统实现方案 ????摘要：提出了一个基于数字信号处理器（DSP）和闪速存储器（FLASH）的数字录音与回放系统实现方案，在分析FLASH特性及其编程方法的基础上，设计了DSP与FLASH接口的硬件和软件。关键词：闪速存储器 DSP 数字录音 回放 ??? 闪速存储器（FLASH）是可快速擦写的非易失性存储器，自Intel公司于1988年推出Flash Memory技术以来就得到了非常迅速的发展。FLASH 最大的特点是在不加电的情况下能长期保持存储的信息。此外，它还具有不需要存储电容器、集成度更高、制造成本低于DRAM、使用方便、读写灵活、访问速度快、功耗低等特点。我们结合实现课题，在一个以DSP为核心的语音处理系统中，从存储容量、存储时间、回放音质等衡量语音处理系统优越性的这些重要指标出发，选用FLASH作片外存储器，实现了语音数据的数字录音和回放，既保证了系统的高性能，又减少了系统成本。 1 系统组成 ??? 实际系统是一个以DSP为信心的总线型网络，每一个单元以TMS320F206数字处理芯片作微处理器，实现语音的传送、录音、存储和播放。框图组成如图1所示。 ??? 在系统中， 声卡采集的语音数据和从网卡传送过来的数据都可以存入FLASH。由于存储的是数字信息，数据不会丢失和失真，因此也不会引进任何噪声。本系统使用的存储器是两片4M位的FLASH，录音时间长达2分多钟。 ? ? ? ? ? ? 2 DSP与FLASH的接口电路设计 2.1 芯片简介 ??? 系统使用的DSP为TMS320C2XX系列，是美国TI公司推出的16位定点运算数字信号处理器。它的性价比极高，目前已成为高档单片机的理想替代品，在通信、语音处理、军事、仪器仪表、图像处理等领域得到了广泛的应用。系统使用的存储器是AMD公司生产的FLASH芯片，型号为Am29F040B。其容量为512K×8bit，提供的存储时间有55、70、90、120及150ns几种，因此高速微处理器（如DSP）对其进行操作时基本上不需要等待时间。为避免总线竞争，该器件有独立的片选、写使能与输出使能控制，器件命令集符合JEDEC单电源供电的Flash标准，用标准微处理器写时序写 Flash命令寄存器就可以控制其基本操作。Am29F040B具有省电方式，在FLASH没有被使用时进入此方式可以大大降低功耗。Am29F040B 还可以分扇区进行操作，默认划分为8个扇区，每扇区容量64K字节。 2.2 接口电路设计 ??? 接口电路设计主要考虑的是存储器地址空间的分配以及写入和读出的时序要求。在系统中，共需要1M地址空间。我们使用了两片FLASH，而DSP的地址线只有 16根，最大只能提供64K的寻址空间，所以必须分页使用，才能合理分配地址空间。为此，我们将每一片存储空间分成32页，每页16K字节，片A每页地址从#8000h～#0bfffh，片B每页地址从#000～#0ffffh。基于上述分析，DSP与FLASH的接口电路如图2所示。 ???? 图中只现出了DSP与一片FLASH的接口电路，因为另一片大同小异，只是通过不同的译码得到不同的片选而已。DSP用D0～D4选择分页，A12～A15通过适当的译码来分配两片FLASH的寻址空间。 3 FLASH编程方法 ???? 通过把特定的命令或命令序列写入到FLASH命令寄存器就可对FLASH实现各种操作。表1给出了有效命令的定义，如果写入的地址和数据值不正确或者写入的顺序不对，则会使器件复位到读阵列数据状态。表中除xxx指任意值外，其它值皆为16进制数，RA指要读出的存储器地址，RD指读出的数据，PA指编程写入存储器的地址，PD指编程写入存储器的数据。编程时，地址在WE#或CE#的下降沿锁定，而数据在WE#或CE#的上升沿锁定，SA指扇区地址。 ??? 表1给出了所有操作命令的定义。在本系统中，DSP对FLASH的控制主要用到的读、刷新和编程操作，下面分别予以说明。表1 Am29F040B命令定义表 命令序列 周期数 总? 线? 周? 期? 序? 列 1 2 3 4 5 6 地址 数据 地址 数据 地址 数据 地址 数据 地址 数据 地址 数据 读 1 RA RD 　 　 　 　 　 　 　 　 　 　 复位 1 xxx F0 　 　 　 　 　 　 　 　 　 　 自动选择 厂商ID号 4 555 AA 2AA 55 555 90 X00 01 　 　 　 　 器件ID号 4 555 AA 2AA 55 555 90 X01 A4 　 　 　 　 扇区保护确认 4 555 AA 2AA 55 555 90 SAX02 00 　 　 　 　 01 　 　 　 　 编程 4 555 AA 2AA 55 555 A0 P