EMC设计经验分享之线路板EMC设计技术应用.ppt

EMC设计经验分享之线路板EMC设计技术应用.ppt

  1. 1、本文档共91页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
PCB设计原则 【设计原则】:关键信号线距参考平面边沿≥3H(H为线距离参考平面的高度)。 【原理分析】:抑制边缘辐射效应。 PCB设计原则 【设计原则】:对于金属外壳接地元件,应在其投影区的顶层上铺接地铜皮。 【原理分析】:通过金属外壳和接地铜皮之间的分布电容来抑制其对外辐射和提高抗扰度。 PCB设计原则 【例子】 :时钟器件的金属外壳要接地。不能直接接地的,要在时钟器件下铺地铜铂。 【原理分析】:金属外壳接地可以使其耦合到的干扰信号对地短路。 PCB设计原则 【设计原则】:在单层板或双层板中,布线时应该注意“回路面积最小化”设计。 【原理分析】:回路面积越小、回路对外辐射越小,并且抗干扰能力越强。 PCB设计原则 【设计原则】:信号线(特别是关键信号线)换层时,应在其换层过孔附近设计地过孔。 【原理分析】:如上图所示,可以减小信号回路面积。 走线层 地层 地层 走线层 总线线 时钟线换层过孔 走线层 地层 地层 走线层 总线线 时钟线换层过孔 PCB设计原则 【例子】: 信号过孔附近无地过孔,回路面积变大 增加了地过孔,回路面积变小,辐射得到抑制 PCB设计原则 【设计原则】:时钟线、总线、射频线等强辐射信号线远离接口外出信号线。 【原理分析】:避免强辐射信号线上的干扰耦合到外出信号线上,向外辐射。 PCB设计原则 【设计原则】:敏感信号线如复位信号线、片选信号线、系统控制信号等远离接口外出信号线。 【原理分析】:接口外出信号线常常带进外来干扰,耦合到敏感信号线时会导致系统误操作。 PCB设计原则 【设计原则】:在单面板和双面板中,滤波电容的走线应先经滤波电容滤波,再到器件管脚。 【原理分析】:使电源电压先经过滤波再给IC供电,并且IC回馈给电源的噪声也会被电容先滤掉。 PCB设计原则 【设计原则】:被防护的敏感信号走线应先经防护过器件,再到器件管脚。 【原理分析】:PCB走线会引入一等效电感,使防护效果变差。 PCB走线会引入一等效电感 ESD防护器件,如压敏电阻、TVS等 PCB设计原则 【设计原则】:在单面板或双面板中,如果电源线走线很长,应每隔3000mil对地加去耦合电容,电容取值为10uF+1000pF。 【原理分析】:滤除电源线上地高频噪声。 PCB设计原则 【设计原则】:滤波电容的接地线和接电源线应该尽可能粗、短。 【原理分析】:等效串联电感会降低电容的谐振频率,削弱其高频滤波效果。 PCB设计原则 PCB EMC设计的关键,是尽可能减小回流面积,让回流路径按照设计的方向流动。 最常见返回电流问题来自于参考平面的裂缝、变换参考平面层、以及流经连接器的信号。跨接电容器或是去耦合电容器可能可以解决一些问题,但是必需要考虑到电容器、过孔、焊盘以及布线的总体阻抗。 在布线之前,先研究好回流路径的设计方案,就有最好的成功机会,可以达成降低EMI辐射的目标。因为在还没有动手实际布线之前,若是要变更布线层等等,都不必花费任何钱,这才是改善EMC这最便宜的做法。 【总结】: 目录 一、EMC概述 二、线路板EMC设计技术  1、基础知识  2、 PCB设计原则  3、案例分享 三、关键电路EMC设计 案例分享 问题现象: 骚扰功率测试情况: 两耳机输出128MHZ超过限值3dB左右 AV输出OK,128MHZ余量较少(1dB) 【案例一】 案例分享 问题分析: 分析单板:如图所示: 干扰源确定:128MHZ为单板SDRAM的时钟信号SCLK频率 定位问题:发现单板GND平面的连接可能有问题,连接方式为GND— PGND,GND—AGND,并且选择的连接点又是靠近SDRAM区域, 此处的GND很“不干净”,通过信号回流会产生共阻抗耦合,将差模电流转变成共模电流,通过电缆对外发射。如图所示: 【案例一】 案例分享 问题解决: 将单板GND平面的GND与PGND、AGND的连接位置进行更改,更改之后的GND平面如下: 更改之后,耳机输出和AV输出的骚扰功率的余量均在3dB以上,问题得到解决。 【案例一】 总结: 案例分享 问题现象: 辐射测试和骚扰功率测试:     128MHZ均超过限值很多 【案例二】 案例分享 问题分析: 分析单板: 干扰源确定:128MHZ为单板SDRAM的时钟信号SCLK频率 定位问题:1、单板上SDRAM电源去藕电容放置的位置不太 好,没有靠近IC的PIN脚,去藕效果不好,如图所

文档评论(0)

duoduoyun + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档