微计算机技术 (6).pptx

总线技术的进一步飞跃 PCI总线逐渐成为瓶颈 进一步提高时钟频率和总线宽度都难以为继 FSB也无法满足CPU的要求 总线的问题 Intel的QPI和AMD的HyperTransport 串行化、交换化 前端总线的进步 从PCI到PCI Express 硬件结构的革命和软件的兼容 系统总线 HyperTransport 最初AMD提出 高速全双工串行传输 微计算机技术 2 LVDS 基于包的传输方式 替代FSB、连接多处理器等 HT3最高可以到45GB/s QuickPath Interconnect Intel，Nov. 2008，正式名称Common System Interface（CSI） 使用一个I/O Hub替代原来的北桥，实现芯片之间的直接互连 基于包传输的串行高速点对点协议 QPI 微计算机技术 3 QuickPath Interconnect 差分信号，时钟2.4GHz、2.93GHz或3.2GHz 每一对点到点QPI连接有双向各20个lane，加上一个分离的时钟，共42个信号 每个信号使用一对差分传输，共84个pin QPI 微计算机技术 4 QuickPath Interconnect 每时钟周期每个lane传送2bit数据，2个时钟周期单向传输80bits，称为一个flit（Flow Control Unit）。 以80bits为单位传输数据，每80bits中有8bits的错误验证，8bits的连接层头，实际数据64bits 带宽：3.2GHz * 2bit/Hz * 20(lans) * 64/80(data bits/flit bits) * 2(full duplex) / 8(bits/byte) = 25.6GB/s 不再使用FSB，提高聚合带宽 分层结构： 物理层：在20个lane上传送20/10/5 bits 连接层（链路层）：错误控制和流量控制添加8bits的CRC 路由层：对flits进行路由，添加8bits的header 传输层：端到端的传输，目前未用 协议层：高层协议的实现 QPI 微计算机技术 5 PCI-X PCI-X PCI的平滑升级，完全兼容 64位，66MHz/133MHz DDR/QDR 最高PCI-X 533：133×64×4/8=4.26GB/s PCI：33×32/8=133MB/s 微计算机技术 6 PCI Express 2001年春季IDF论坛上，Intel提出3GIO（Third Generation I/O Architecture，第三代I/O体系）总线的概念 2002年4月更名为PCI Express并以标准的形式正式推出 简写PCIe 历史 采用串行方式传输数据，依靠高频率来获得高性能 采用全双工运作模式 使用8b/10b编码的内嵌时钟 采用点对点工作模式，每个PCI Express设备都有自己的专用连接 工作频率1.0版2.5GHz，2.0为5GHz，3.0为8GHz，4.0（2011发布，产品尚未上市）为16GHz 特点 基本结构 从PCI到PCI Express 微计算机技术 8 上游 下游 与PCI的兼容 PCI Express保持了和PCI之间在软件上的兼容 微计算机技术 9 PCI Express PCI-Express协议层次 分层与数据传输 微计算机技术 12 机械特性 PCI Express插槽：X1，X16和PCI插槽的比较 微计算机技术 13 兼容性 PCIe的插槽向下兼容 微计算机技术 14 物理层 微计算机技术 15 信号的电气特征 LVDS：低电压差分信号，每对信号4条物理线路 2.5M/5M/8M波特 微计算机技术 16 眼图 高频信号损耗问题 微计算机技术 17 预矫 微计算机技术 18 极性倒置 方便PCB布线 微计算机技术 19 信号定义 微计算机技术 20 保证向下兼容 PCI Express时钟 PCI Express的时钟是一个差分传输的参考时钟信号 100MHz±300ppm 参考时钟可以独立也可以连接在一起 微计算机技术 21 逻辑子层 微计算机技术 22 8b/10b编码 将8bits编码为10bits 保证直流平衡 连续的1或0不超过5个 做法 分成3+5位 将其编码为4+6位 101 10101 D.21.5 101010 1010 还有一些控制码K.xx.x 微计算机技术 23 物理层的功能 微计算机技术 24 通道映射 微计算机技术 25 通道间的同步 微计算机技术 26 通道反转 避免PCB布线上的“蝴蝶结”问题 微计算机技术 27 数据包 微计算机技术 28 数据链路层 微计算机技术 29 错误检测 微计算机技术 30 CRC的生成与校验 生成：对