单片机基本原理及应用系统第7章.ppt

第四节　并行I/O口的扩展 (一)8255可编程并行接口芯片 图7-25　MCS—51与74LS244的接口电路 1.8255可编程并行接口芯片的内部结构和引脚功能 (1)数据端口A、B、C　8255有三个8位并行口：端口A、端口B和端口C。 图7-26　8255的引脚及内部结构 1.8255可编程并行接口芯片的内部结构和引脚功能 (2)A组和B组控制电路　这是两组根据CPU的命令字控制8255工作方式的电路。(3)数据总线缓冲器　这是一个双向三态8位缓冲器，它是8255与系统数据总线的接口。(4)读/写控制逻辑　它用于管理所有的数据、控制字或状态字的传送。(5)端口地址　8255共有三个输入输出口和一个内部控制寄存器口共4个端口，通过A0、A1可以加以选择。 表7-3　8255的端口选择及操作表 1.8255可编程并行接口芯片的内部结构和引脚功能 (6)CPU控制信号(7)并行端口信号 图7-27　8255引脚 第一节　单片机系统扩展概述 图7-5　两种实用的系统复位电路 二、MCS—51系列单片机的片外总线结构 第一节　单片机系统扩展概述 1.总线结构1)数据总线DB。 图7-6　8031构成的三总线结构 第一节　单片机系统扩展概述 2)地址总线AB。3)控制总线CB。①(P3.6)、(P3.7)：用于片外数据存储器RAM或片外I/O芯片的读/写控制。当执行MOVX指令时，根据读/写要求使或有效。②：用于片外程序存储器ROM的读控制。执行片外程序存储器读操作指令(查表指令)MOVC时(＝0)，该信号自动生成。③ALE：用于锁存P0口输出的低8位地址的控制线。通常ALE在P0口输出地址期间， 第一节　单片机系统扩展概述 ④：用于选择片内或片外程序存储器。 图7-7　各锁存器引出端排列图 第一节　单片机系统扩展概述 当=1，且PC值小于0FFFH时，CPU访问内部ROM，当PC值超出0FFFH时，则自动转向外部ROM；当＝0时，CPU只访问片外ROM。使用8031时，必须接地。 图7-8　MCS—51单片机P0口地址锁存器连接方法a)使用74LS373锁存器　b)使用8282锁存器　c)使用74LS273锁存器 第一节　单片机系统扩展概述 2.总线驱动 图7-9　总线驱动器芯片引脚a)单向驱动器74LS244　b)双向驱动器74LS245 第一节　单片机系统扩展概述 (1)常用的总线驱动　系统总线中地址总线和控制总线是单向的，地址是CPU的控制器向外发送的，每一个控制信号的方向也是惟一确定的，因此地址总线和控制总线的驱动器可以选用单向的，例如单向驱动器74LS244。 第一节　单片机系统扩展概述 (2)总线驱动器的接口　图7-10给出了总线驱动器74LS244和74LS245与MCS—51系列单片机管脚间的接口方法。 图7-10　MCS—51系列单片机与总线驱动器的接口a)P2口的驱动　b)P0口的驱动 第一节　单片机系统扩展概述 三、MCS—51系列单片机的系统扩展能力1.系统扩展能力 2.存储器编址方法(1)线选法　线选法是指直接以系统的高位地址总线(一般为P2口)作为芯片的片选信号。(2)译码法　当线选法所需地址选择线多于可用地址线时，一般采用地址译码法。 第一节　单片机系统扩展概述 图7-11　74LS138地址译码器a)74LS13831出端排列图　b)地址译码器连接方法 第一节　单片机系统扩展概述 表7-1　74LS138真值表(逻辑功能表) 第二节　程序存储器的扩展 一、程序存储器的扩展特点1)程序存储器有其自身的地址(0000H～FFFFH)，因为使用了专门的控制信号和指令 (CPU对程序存储器的读操作用控制，指令用MOVC；CPU对数据存储器的读操作用控制，指令用MOVX)。2)由于大规模集成电路制造工艺的发展，芯片的集成度愈来愈高，程序存储器所使用的 ROM芯片数量愈来愈少，因此芯片选择方法多采用线选法，而地址译码法而用得较少。3)程序存储器与数据存储器共用数据总线及地址总线。二、程序存储器的扩展方法1.常用的程序存储器扩展芯片 第二节　程序存储器的扩展 (1)EPROM　通常采用Intel公司的标准芯片：2716(2KB×8)，2732(4KB×8)，2764(8KB×8)，27128 (16KB×8)，27256(32KB×8)，以及27512(64KB×8)。(2)EEPROM　常用的芯片有2816/2816A(2KB×8)，2817/2817A(2KB×8)和2864A(8KB×8)。 图7-12　常用EPROM芯片引脚图 第二节　程序存储器的扩展 图7-13　常用EEPROM芯片引脚图 2.EPROM程序存储器的扩展方法 第二节　程序存储器的扩展 (