基于的四路抢答器设计.pdf

桂林电子科技大学 基于 FPGA的四路抢答器设计 摘 要 本文介绍了以 FPGA为基础的四路抢答器的设计， 此次设计是一个有 4 组抢答输入， 并 具有抢答计时控制，按键消抖以及积分显示等功能的通用型抢答器。主持人有 4 个按键控 制，可以进行开始抢答，对各抢答小组成绩进行相应加减操作以及所有积分重置。此次设 计程序使用 verilog 语言编写，并且使用 modelsim 进行相关仿真，最后在 FPGA开发板上 烧录程序进行实际操作演示实现了相应功能，达到了此次设计的目的。 本设计采用 FPGA 来做增强了时序控制的灵活性，同时由于 FPGA的 IO 端口资源丰富，可以再本设计基础上 稍加修改可以重复设计出具有多组输入的抢答器。 关键字： 按键消抖；显示；仿真；四路抢答；