EDA期末考试题大全.docxVIP

附带： 一．问答题 1 信号赋值语句在什么情况下作为并行语句？在什么情况下作顺序语句？信号赋值和变量赋值符号分别是 什么？两种赋值符号有什么区别？ 信号赋值语句在进程外作并行语句，并发执行，与语句所处的位置无关。信号赋值语句在进程内 或子程序内做顺序语句，按顺序执行，与语句所处的位置有关。 信号赋值符号为“=”变量赋值用“:=”。信号赋值符号用于信号赋值动作，不立即生效。 变量，赋值符号用于变量赋值动作，立即生效。 2 进程的敏感信号表指的是什么？简述敏感信号表在进程中的作用？ ? 进程的“敏感信号表”也称敏感表，是进程的激活条件，可由一个或多个信号组成，各信 号间以“，”号分隔。当敏感信号表中的任一个信号有事件发生，即发生任意变化，此时，进程 被激活，进程中的语句将从上到下逐句执行一遍，当最后一条语句执行完毕之后，进程即进入等 待挂起状态，直到下一次敏感表中的信号有事件发生，进程再次被激活，如此循环往复。 3 什么是库、程序包、子程序、过程调用和函数调用？ ? 库和程序包用来描述和保存元件、类型说明和子程序等，以便在其它设计中通过其目录可查询、 调用。子程序由过程和函数组成。在子程序调用过程中，过程能返回多个变量，函数只能返回一 个变量。若子程序调用的是一个过程，就称为过程调用，若子程序调用的是一个函数，则称为函 数调用。过程调用、函数调用都是子程序调用。 二．改错题 1.已知 sel 为 STD_LOGIC_VECTOR(1 DOWNTO 0)类型的信号，而 a、b、c、d、q 均为 STD_LOGIC 类型 的信号，请判断下面给出的 CASE 语句程序片段： 2. CASE sel IS ? WHEN“00”=q=a； ? WHEN“01”=q=b； ? WHEN“10”=q=c； ? WHEN“11”=q=d； ? END CASE； ? 答案：CASE 语句缺“WHEN OTHERS”语句。 ? 已知 data_in1, data_in2 为 STD_LOGIC_VECTOR(15 DOWNTO 0)  类型的输入端口，data_out 为 STD_LOGIC_VECTOR(15 DOWNTO 0)类型的输出端口，add_sub 为 STD_LOGIC 类型的输入端口，请判断下面 给出的程序片段： LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY add IS PORT（data_in1, data_in2：IN INTEGER； data_out：OUT INTEGER）； END add； ARCHTECTURE add_arch OF add IS CONSTANT a:INTEGER=2； BEGIN data_out=( data_in1+ data_in2) * a； END addsub_arch； 3. 答案：常量声明时赋初值的“=”符号应改用“:=”符号。 已知 Q 为 STD_LOGIC 类型的输出端口，请判断下面的程序片段： ARCHITECTURE test_arch OF test IS BEGIN SIGNAL B：STD_LOGIC； Q= B； END test_arch 答案：信号 SIGNAL 的声明语句应该放在 BEGIN 语句之前。 4.  已知 A 和 Q 均为 BIT 类型的信号，请判断下面的程序片段： ARCHITECTURE archtest OF test IS BEGIN CASE A IS WHEN ‘0’=Q=‘1’； WHEN ‘1’=Q=‘0’； END CASE； END archtest； 答案：CASE 语句应该存在于进程 PROCESS 内。 三．程序设计 1@4 位二进制并行加法器的源程序 ADDER4B.VHD LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； USE IEEE.STD_LOGIC_UNSIGNED.ALL； ENTITY ADDER4B IS --4 位二进制并行加法器 PORT(CIN：IN STD_LOGIC； --低位进位 ： IN STD_LOGIC_VECTOR(3 DOWNTO 0)； --4 位加数 ： IN STD_LOGIC_VECTOR(3 DOWNTO 0)； --4 位被加数 S： OUT STD_LOGIC_VECTOR(3 DOWNTO 0)； --4 位和 CONT： OUT STD_LOGIC)； END ADDER4B； ARCHITECTURE ART OF ADDER4B IS SIGNAL SINT：STD_LOGIC_VECTOR(4 DOWNTO 0)； SIGNAL AA，BB