数字逻辑二位二进制计数器课程设计.doc

《数字逻辑》课程设计说明书 PAGE 1 课程设计书 课程名称： 数字逻辑 设计题目： 二位二进制计数器 班 级： 计算机科学与技术班 学 号： 姓 名： 指导教师： 2009年6月21日－6月26日 课程设计任务书 学生姓名 学生专业班级 计算机 指导教师 学 院 名 称 计算机科学与技术学院 一、题目：二位二进制计数器。外部输入X=1时，计数器加1计数，外部输入X=0时，计数器保持不变。 原始条件：使用D触发器( 74 LS 74 )、“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 )、非门 ( 74 LS 04 )，设计二位二进制计数器。 二、要求完成设计的主要任务如下： 1．能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。 2．使用同步时序逻辑电路的设计方法，设计二位二进制计数器。写出设计中的三个过程。画出课程设计图。 3．根据74 LS 74、74 LS 08、74 LS 32、74 LS 04集成电路引脚号，在设计好的二位二进制计数器电路图中标上引脚号。 4．在试验设备上，使用74 LS 74、74 LS 08、74 LS 32、74 LS 04集成电路连接、调试和测试二位二进制计数器电路。 三、课程设计进度安排： 序号 课 程 设 计 内 容 所用时间 1 设计二位二进制计数器电路 ?1天 2 ?电路连接、调试和测试 ?3天 3 ?分析总结设计，撰写课程设计 ?1天 合计 ?5天 指导教师签名： 2009 年 月 日 系主任（责任教师）签名： 2009 年 月 日 课程设计内容： 采用D触发器设计一个二位二进制计数器，当X=0时电路不计数。当X=1时，在时钟脉冲作用下加1计数。计数器外部输出Z，当加1计数产生进位时，Z=1，其他情况Z=0。 二．课程设计所需器材： 电路板，电源 导线二极管若干 集成电路元件如下： 5V 13 12 11 10 9 8 1. 74LS04非门 1. 74LS04 非门 1 2 3 4 5 6 地 5V 13 12 11 10 9 8 2. 74LS08 与门 2. 74LS08 与门 1 2 3 4 5 6 地 5V 13 12 11 10 9 8 74LS32 或门 74LS32 或门 1 2 3 4 5 6 地 (2D) （2CK） （2Q） (2) 5V 13 12 11 10 9 8 4. 74LS74D触发器 4. 74LS74 D触发器 2 3 5 6 地 （1D ） (1CK ) (1Q ) (1Q) 三．课程设计要求： 首先，实验前一定要对各种元件的功能、结构以及完好与否进行充分的了解，并在实验过程中不断加深了解。 其次，在试验过程中，一定要认真仔细的按照分析得出的逻辑电路图连接实物电路图，确定导线与元件之间的连接到位，不出现断线、接触不良等现象。 最后，实验操作过程完成后，一定要做好对实验结果的分析与总结，并做好实验理论报告。 四．设计过程及描述： 采用同步时序逻辑电路设计计数器，首先需要列出原始状态表。由于原始状态表是用二进制数表示计数，并没有多余的状态，所以可以不用进行状态化简和状态分配的设计步骤。 （1）根据题目要求，设现态用y1、y2表示。画出状态图和状态表。计数器的状态图如图1-10所示，二进制状态表如表1-11所示。