中兴硬件笔试真题.docxVIP

1、 SDH 相关，光纤的归一效率 V 的范围 SDH 是一个将复接、线路传输及交换功能结合在一起并由统一网络 管 理系统进行管理操作的综 合 宽 带信息网。SDH 是实现高效、智能化、维护功能齐全、操作管理灵活的现代 电 信 网的基础，是 未来 信 息 高 速 公 路的重要组成部分。 就是把你的采样频率设为 1，其它的频率按它的百分比表示。有时频率的范围会非常的大，使 用时会很不方便，将之归一化后就转换到[0,1]之间了。这样做实现了一个统一的标准，有利于比较 各个频率的分布情况。归一化的另一个目的是防止数据的溢出。 　　2、 总线周期包含 3 个时钟周期，每个总线周期可以传输 32 位数据，时钟频率为 33Mbps， 求总线带宽 　　3、 谐振功率放大器的集电极 Vcc 从 0 增大，功率放大器的状态变化(过压，临界，欠压 排序) 　　多选题： 　　1、 要想从抽样信号中恢复出原有信号，应满足哪些条件? 2、 verilog 中 function 和 task 的区别 在 verilog 中 task 和 function 有啥区别？ 函数 1.能调用另一个函数，但不能 调用另一个任务 在 0 时刻执行 不能含有任何延迟，事件或者 时序控制声明语句 至少有一个输入变量，可以有多个 输入变量 只能有一个返回值，不能有输出 (output)或者双向(inout)变量 任务 1.能调用另一个任务，也能调用另一个 数函 可以在非 0 时刻执行 可以包含延迟，事件或者时序控制声 语句明 可以没有或者有多个(input),输出 (output)和双向(inout)变量 不能返回任何值，但可以通过 output 和 inout 变量传递多个值 　　3、 cache 的刷新方式? 　　4、 MOS 管与双极管相比，有何优点 　　5、常用封装形式 　　6、VHDL 中的关键字 bus use now loop 　　7、网络协议包含哪些层，考的应该是 ip 协议在哪层?如何应用? 　　8、Fpga 的组成 　　9、mp3 的数据格式 　　10、N 型半导体掺的杂质 p 、b、sn 　　判断题： 　　1、 广域网 T1，T3 标准，T1 可以提供 1.544Mbps 的带宽 ，T3 可以提供 45Mbps 的带宽 　　2、两条平行线的差模、共模定义 　　3、verilog 所有语句都能被综合吗? 　　问答题： 　　1.单片机的最小系统需要哪些东西 　　2.oc 门电路和 od 门电路中的 oc，od 指的是什么 3.为什么 cpu 的 ram 越大 dsp 的效率越高 ram 被称为 CPU 的前端总线它的大小直接决定 CPU 和内存之间的数据交换速度。 　　4.fpga 系统的设计流程 　　一、两个 8051，分别为 A、B，实现 A 并行采集开关信号，A 到 B 串行通信(2 模式)，B 并行 输出控制发光 led，画出其框图。 　　二、用 verilog 编写 2 分频电路 根据自己的记忆写了一些，可能不太全，大家参考一下吧。 感觉知识面比较广，但都是比较基础的东西。 一、选择判断题 ChipScope 是哪个 FPGA 厂家的在线调试技术(Xilinx,Altera 的是 SignalTap) FPGA 设计中既可以用于静态验证又可以用于动态仿真的是(断言，类似于 C 语言里的 assert，静态验证类似于程序在编译阶段就能发现错误，动态仿真是仿真阶段发现错 误）断言 assert 是一个宏，该宏在＜assert＞中，，当使用 assert 时候，给 他个参数，即一个判读为真的表达式。预处理器产生测试该断言的代码，如果 断言不为真，则发出一个错误信息告诉断言是什么以及它失败一会，程序会终 止。 WCDMA 的码片速率是：3.84Mbps（居然蒙对了） 下面对 ARM 寄存器的描述错误的是（A,PC 指向当前执行指令的下两条指令 PC+8） 单片机最小系统板的硬件调试顺序（好像是选 B，检查焊接-检查电源是否短路-程序 是否能正确烧写-复位电平-时钟电路是否起振-调试外围电路） 高速 PCB 设计中应尽量保证地平面的（完整性） 源端端接与末端端接的作用（末端端接消除一次反射，源端端接消除第二次反射） 信号完整性包括（反射、地弹、振铃、串扰） 重新上电后不需要重新配置的是（Altera 的 MAXII，是 CPLD） 根据信息量选择最佳 DSP 速率（200MIPS） cpu 向外围芯片寄存器 A 写入 0x8F，读出 0x0F，不可能的原因是（个人认为“寄存器 A 最高位不可读”选项是错误的，不可读的话读出来应该是 1，个人感觉） LCD 的种类包括（反射型，全透型和半透型） 大小为 128 的 RAM 可